Параллельный частотный сумматор

Союз Советокив Социзлиотичеокив РеоптбликЗависимое от авт, свидетельства-Заявлено 13.Х.1966 ( 110752926-24)с присоединением заявкиПриоритетОпубликовано 20.Х.1967. Бюллетень22Дата опубликования описания 16.1.1968 Кл, 42 гп, 14 МПК 6 061 Момитет по делам изобретений и открытий при Совете Миниотров СССР(088.8) Авторизобретения В, В, Мальцев Заявитель ПАРАЛЛЕЛЬНЫЙ ЧАСТОТНЬ 1 Й СУММАТОР(д - 2) -(су - 2) И - 1) - И - 1),Известны,параллельные частотные сумматоры, использующие, двух- и трехвходовые д-ичные одноразрядные частотные сумматоры,Предлагаемое устройство отличается тем, что оно содержит дешифратор, переносов на фильтре верхних частот и детекторах для выявления частот, соответствующих наибольшей цифре, и видеоимпуль-.ных двоичных схемах совпадения и собирания, выходы которых подключены к переключателям коммутации частот в соответствии с признаками переносов.Это позволяет увеличить его быстродействие.На фиг. 1 представлена общая блоксхема сумматора; на фиг. 2 - функциональные узлы сумматора; на фиг. 3 - частотные диаграммы р а боты сум м атор а.Значения частот, соответствующих цифрам в отведенной полосе, как для суммируемых цифр входных чисел, так и для получаемого результата на выходе, приняты одинаковыми, и именно:0 - о1 - йюгде 0 - основание системы счисления, 1 - ,соответствующие цифровые частоты, из которых частота(д - 1), может быть принята наибольшей или наименьшей.5 Интервалы между любыми соседними частотами будут взяты одинаковыми и обозна- цены через бу.Входная информация, соответствующая первому п-разрядному д-ичному числу А и вто рому п-раэряд 1 ому д-ичному числу Впоступает на сумматор (см. фиг. 1) одновременно на все его входы 1 и 2, т. е. одновременно на все входнье одноразрядные сумматоры 3.Кроме того, со схемь 1 управления в течение 15 всего процесса вычисления на вход 4 самогомладщего разряда 1 должна годаваться частота, соответствующая 0 при сложении и 1 - при вычитании.В это же время на входы 5 всех входных 20 одноразрядных сумматоров 3 подаются соответствующие сдвиговые частоты: ),д, при сложении, 1,Д, - при вычитании,25 Такой порядок подачи управляющих часот обеопечивает,при сложении выражение обоих входных чисел в прямом коде, а при гычитании - соответствующую замену поступающего прямого кода, вычитаемого,на до пслнительный, до (д - 1),код с соответствующим добавлением единицы только в самом млад,шем разряде.Для этой цели младший одноразрядный сумматор представляет собакой частотный одноразрядный сумматор б с тремя входами и двумя выходами, а все остальные одноразрядные сумматоры 7 имеют два входа и два выхода.Входная часть обоих типов входных одноразрядных сумматоров одинакова и состоит из суммирующих смесителей 8 и 81 и,вычитающих смесителей 9 и 10.Относительное размещение входных и промежуточных частот иллюстрируется на примере четверичной системы счисления, Приведенное размещение частот основано на предпо. ложении, что используются смесители с квадратичной характеристикой, для которых достаточно учитывать влияние поступающих ча. стот и их вторых гармоник (остальными гармониками пренебрегаем из-за их малости). Для любой другой системы счисления размещение частот будет аналогичным.В случае, если происходит операция сложения, то,по входу 5 должна поступать сдви+говая частота д =2 дб которая вычитаясь из одной приходящей входной частоты ряда:)0,11,12," (д - 2) (а 1) дает одну из соответствующих сдвинутых частот ряда:/+ + этих частот отмечены частоты сдв и 2) сдд являющиеся ближайшими помехами для выходных фильтров смесителей 9 и 10.Если же происходит операция вычитания, то по входам 5 должна поступать одвиговая частота ;д, = 2 сргде 1(а)+ 14(д 1) - (д - 1) - 2 Ь ) Отсюда видно, что ), =2 у, (3, а разности этой частоты с входными частотами ряда 10, 1, 12 1(д - 2), 1(д 1) дают частоты, соответствующие дополчителыным до (д - 1) цифрам, а именно: 10 15 20 25 30 35 40 45 50 55 б 0 65 Частоты, получающиеся в точках 11 и 12 (как при сложении, так и при вычитании), будут суммироваться с входными частотами смесителями 8 и 8, на выходах которых в точках 13 и 14 будет выделяться одна из суммарных частот:/ /I l /У /10, 11 12)д)(2 д - 2)каждая из которых символизирует одну изпоразрядных сумм - О", 1", 2" д",(2 д - 2) с учетом признака переноса, в частности для четверичной системы счисления -О", 1", 2", 3", 10", 1 Г, 12",Для диапазона суммарных частот ближайшими помехами являются частоты 2 з и 2)о,отфильтровка от которых условно обозначенапунктирной линией, Частота, несущая информацию о той или иной, поразрядной сумме равноценных разрядов, т. е. одна из частот ряда:) О ) 1 2д(2 д - 2)поступает на вычитающие смесители 15, 1 б(фиг. 2), которые обеспечивают возвращениесуммарных частот в ранее выбранный входной диапазон с образованием признака переноса. Это происходит за счет взаимодействиячастот, появляющихся в точках 13 и 14 соспециально подобранными частотами в точках4, 19 - 24 смесителей 15 - 18, 25 (см. фиг. 2, 3) .При этом получающиеся в результате частоты на выходах смесителей 15 и 1 б и смеси.телей 17 и 18 в принципе могут появлятьсятолько на одном из каждой пары этих смеси.телей, т. е. в точках 2 б, 27, 28 или 29 соответственно.Частотная ниформация с точек 27, 29, 2 б и28 проходит через собирательные усилители30, 31 на выходы 32 и 33 суммы. 11 ри этом,если частоты появились в точках 26 и 28, тоэто характеризует наличие переносов, кото.рые в форме выпрямленных напряжений (помощью детекторов 34, 35) выдаются в точках 3 б и 37,Если же информация поступала на собира.тельные усилители 30 и 31 в точках 27 и 29,то образования переносов не будет.Из всех получающихся промежуточныхФсумм 51, 52 , Зд 2, Зл, Бд сумма 51(точка 32) является непосредстввнно, выходной для младшего разряда результата, а ос.У lтальные - 52 51 5(точка 33) посту.пают на дальнейшую обработку,С целью выявления цифр промежуточныхсумм, равных 1 - 1), что необходимо дляосуществления независимото и упреждающего переносов, частотная информация с выхо.да сумм каждого входного сумматора 7фильтруется с помощью фильтра верхних час.тот 38 или же дифференциальными фильтрами с выходом Ьф (Рф) и выпрямляется детектором 39 (см, фазовый детектор-фильтр с детектором и его частотный график на фит. 2).Продетектированное,напряжение выдаетсяид lсоответственно в точках 52, Яэ Яд 1, 5т. е. на выходах элементов фазовых детекторов 40.Далее все комбинации 5 с о наличии переносав, подлежащих регистрации, выявляются с помощью видеоимпульсных (например, диодных) схем совпадения 41 (которые вьтявляют комбинации, образующие переносы) и собирательных схем 42 (которые объединяют равноценные переносы).В данном случае число входов, а следовательно, и количество необходтлмьтх диомидов длясхем совпадения и собирания в первом приближении, равно сумме сумм членов соответствующих арифметических прогрессий. Здесьследует отметить, что эта сумма сильно возрастает с увеличением числа разрядов, а следовательно, сильно зависит от выбранной системы счисления а.Так, для проведения сложения двух десятичных чисел А и В, каждое из которых рав.но 10 то (т. е, при а=10 и=10) в случае при.менения десятичного сумматора требуется264 диода, а в случае применения двоичногосумматора (т. е. при д=2 и=34) потребуется7699 диодов.Как видно из приведенного примера, использование высоких систем счисления(д)2) целесообразно, так как позволяет существенно экономить оборудование, в частности, в схеме дешифратора переносов.Перед поступлением ня выход дешифраторапереносов (в точках 4) видеоимпульсная информация о получившихся ттезявтлсттхльтх и упреждающем переносах снова превращается вчастотную форму с помощью переключателей44, состоящих из ключей переменного напряжения (см. на фиг. 2), к которым постоянноподводятся частоты 1 о и т тля переключатель 45 подаются частоты Го и тт).Татл кяк ключ 4 б нормально открыт, а ключ47 закрыт, то изменение уровня напряженияв точках 48 каждого из разрядов вызываетсмену состояний ключей, а следовательно,скачкообразное изменение частот в точках 4 д.При этом отсутствие переноса будет выражаться частотой 1 о, а присутствие - частотойт во всех разрядах, кроме самого старшего,где производится аналогичная коммутациячастот 1 о и 1 т, следующих непосредственно навыход 49.Информация о тпереносе в самом старшемразряче в точке 49 хтожет появляться (в зависимости от сочетания чисел А и В) с упретоде.тием по отношению ко времени образования остальных цифр результата (кроме 5 о).Это происходит потому, что для всех предьтдущих разрядов (кроме 5,) должно проводиться дополнительное суммирование переноР/ щ/ Ю//сов Ст, С С , С, т с получаемыми/ / / /суммами, соответственно 5 ь 5 я,, 5/т - т, 5 а,с помощью ряда выходных частотных одноразрядных сумматоров 50, имеющих два,входзи один выход (фиг. 2), 55 реносов на фильтре верхних частот, детвкто 60 рах для выявления частот, соответствующих 65 переносов. 5 10 15 20 25 ЗО З 5 40 45 50 Все эти одноразрядные сумматоры одинаковы и состоят из суммирующего смесителя 51 и вычитающих смесителей 52 и 5 З с общим выходным полосовым фильтром 54. Особенностью устройства и работы устройств 50 от сумматоров б и 7 является меньшее количество получаемых суммировянных частот (только до значения г/т ).Взаимодеи"твие частот в этих смесителях в основном аналогично предыдущему и показано на фиг. 3, где /выходные частоты пазмещаются в отведенной полосе ЛРи, дМ и вь;- лаются соответствечно в точках 5. 5 ь 5 т 5 п т,5.Знак результата в соответствии с выбранным методом провелентля операций с прямыми и дополнительньтмтл кодами (последние образуются в самом сумматоре) будет определяться по значению частоты на выходе 49 (частота о тл 7,), согласно известным правилам для алгебраиче:,кого сложения чисел в этих кодах.Таким образом, два входных и-разрядных д-ичньтх числа после пара;тлельной обработки во всех разрядах превращаются данным сумматором в алгебраическую сумму (и+1)-разрядного д-ичного числа.,выраженного также в частотной Форме в том же диапазоне, что и входная информация,Схема управления в данном случае не рассматривается и только для иллюстрации приведен переключатель 55, осуществляющий смену сдвиговых частот (, т). Этот переключатель управляется перепадом напряжения и устроен так же, как и переключатель 44.Предлагаемый параллельный частотный с мматор с дешифратором переносов, работающий в произвольной системе счисления, может найти применение для арифметических устройств электронных цифровых вычислительных машин, использующих рялиоимпульс. ное частотное представление информатцли,Применение сумматора дает ппеимуществя в От.тстродействтли, экономии оборудования, повышении надежности и легкости согласования с каналами связи (особенно, если требуется существенно разносить отдельные блоки вычислительного устройства),Предмет изобретения Параллельный частотный сумматор, использующий двух- и трехвхолоные д-ичньте одноразрялнт/те частотные сумматоры, отличающийся тем, что, с целью увеличения быстродействия, он содержит дешифратор пенаибольцтей цифре, и выдеоимпульсных двоичных схемах совпадения и собирания, выходы которых подключены к переключателям коммутации частот в соответствии с признака/ми+сдд = 2 ЧЮЕ 6 1 Уз ц-в=43 а ф)дЗ УУ Уг сдд Й 6 г Уз 2 Гсдд УЗ,Ж 26 4"б," ГЧ бгг 4-гЛ г; 0 У 2 Я Сп гУ гг ГЯ.У,У 3 УУУУУ4 УЯ го гу гю,гв гг,г гагз 1к:гб Чбгэ 0 О У С .У5 У 5РУ ъ= Ф УУ" 4УФ Я Фиг. 3Типография, пр, Сапунова, 2 Заказ 3896 П Тираж 535 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, пр. Серова, д. 4