Цифровой частотный демодулятор

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИЕСПУБЛИК 249 А 0427/ ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ, СССР) ЩЩ ОБРЕТЕНИЯУ ПИСАНИЕ ИЗВТОРСКОМУ СВИДЕТЕЛЬСТ ческий ин СР1.ДЕМОДУровой час- усилительения нуль ь тактовых Изобретение относится к электросвязи, Арифметический блок 6 содерж окпреимущественно к передаче данных по ка буферной памяти, сумматор 24 и аналам связи с помощью частотной модуля- тель 25.ции Формирователь цифрового сигнала соЦель изобретения - повышение помехо-:держит измерительный счетчик 26 и блок 27устойчивости. буферной памяти,На фиг. 1 изображена структурная алек- . Цифровой частотный демодулятор ратрическая схема предложенного демодуля- .ботает следующим образом,тора; на фиг. 2 - схема формирователяСразу после включения питания обнуляцифрового сигнала. ются блок 5, параллельный регистр 18, блокЦифровой частотный демодулятор со-23, а реверсивный счетчик 14 записывает подержит усилитель-ограничитель 1, блок 2 . параллельным входамзначение начальноговыделения нуль-переходов, формирователь порога Мпр. Перечисленные операции про 3 тактовых импульсов, формирователь 4 изводятся по установочным входам В и С,цифрового сигнала, блок 5 памяти, арифметический блок 6, выходной триггер 7, рас- , После приведейия устройства в исходпределитель 8 импульсов, блок 9 фазовой ное состояние начинается прием частотноавтоподстройки частоты, первый, второй модулированных сигналов. Процесс приематриггеры 10, 11, сумматор 12 по модулю два, можно разбить на три одновременно протеодновибратор 13, реверсивный счетчик 14,кающих процесса.дешифратор 15, третий, второй элементы И Первый из них - прием сигнала с входа16, 17, параллельный регистр 18, первый каналасвязиипреобразованиееговформу,злементИ 19,вычитатель 20,коммутатор 21, удобную для дальнейшей обработки. Этуинвертор 22. операцию производят усилитель-ограничиит бл вычит(71) Новосибирский электротехнститут связи им. Н,Д.Псурцева(56) Авторское свидетельство ССМ 1030991, кл. Й 04 . 27/14, 19(57) Сущность изобретения: цифтотный демодулятор содержит 1ограничитель (1), 1 блок выдепереходов (2), 1 формировател 2импульсов (3), 1 формирователь цифрового. сигнала (4), 1 блок памяти (5), 1 арифметиче ский блок(6), 1 выходной триггер (7), 1 распределитель импульсов (8), 1 блок фазовой автоподстройки частоты (9), 2 триггера (10, 11), 1 сумматор по модулю два (12), одновиб- , ратор (13), 1 реверсивный счетчик (14), 1 дешифратор(15), 3 элемента И (16, 17, 19), 1 параллельный регистр(18), 1 вычитатель(20), 1 коммутатор (21), 1 инвертор (22). 1 - 2-4-5- 216-7-9 - 18- 0-16-14-15 - 17-14 - 6,3 - 2,3-4- 21, 385, 821, 86, 87, 618, 9-10-11-12-19-13 - 17, 13-16, 22-17, 15 - 16, 9-11, 9 - 19, 10-12. 2 ил.тель 1, блок 2, формирователь 4 и формирователь 3.Второй процесс-процесс демодуляции принимаемого сигнала, Эту операцию осуществляют блок 5, коммутатор 21, арифметический блок 6, выходной триггер 7, формирователь 3 и распределитель 8.Наконец, третий процесс-процесс подстройки порогового значения йпор под изменяющиеся параметры канала связи. Эту операцию осуществляют блок 9, триггеры 10, 11, блок 12, одновибратЬр 13, инвертор 22, элементы И 16, 17, 19, реверсивный счетчик 14, дешифратор 15, параллельный ре. гистр 18 и вычитатель 20.Укаэанные процессы происходят следующим образом, На вход усилителя-ограничителя 1 поступает случайный ЧМ-сигнал.Как известно, вся передаваемая информация в ЧМ-сигнале заключена в нуль-переходах, поэтому основным элементом подобных систем является усиление-ограничение. Усиленный и ограниченный ЧМ- сигнал далее поступает в блок 2. Этот блок формирует короткий строб-импульс при каждом пересечении входного сигнала нулевого значения. Короткие строб-импульсы с выхода блока 2 далее поступают на формирователь 4 цифрового сигнала, Задача формирователю 4 цифрового сигнала - преобразователь длительность полупериодов ЧМ-сигнала в соответствующие двоичные числа. С помощью такого преобразования осуществляется однозначное соответствие значения сигнала приема значению этих двоичных чисел. Итак, при приходе очередного 1-го строб-импульса с выхода блока 2 измерительный счетчик 26 обнуляется, а его содержимое одновременно записывается в блок 27. Следовательно, с приходом 1-го строб-импульса в блоке 27 будет храниться кодовая двоичная комбинация, однозначно соответствующая длине полупериода между (1-фм и 1-м строб-импульсами. С приходом (+1)-го строб-импульса в блоке 27 будет храниться длйтельность полупериода между 1-м и (+1)-м строб-импульсами и т,д. Для выполнения такой операции на тактовый вход измерительного счетчика 26 поступают тактовые импульсы с выхода формирователя 3, а вход сброса й счетчикаи тактовый вход С блока 27 обьединены, и на них поступают короткие строб-импульсы.Второй процесс-демодуляция принимаемого сигнала. Пусть в первый момент времени с выхода формирователя 4 поступает двоичная комбинация, обозначенная :.доеэ Ю. Сигнал Ю одновременно поступает на вход блока 5 и второй вход коммутатора 21. Блок 5 представляет собой регистровое запоминающее устройство.Так, при поступлении тактового импульса тос выхода распределителя 9 на тактовый входблока 5 все содержимое данного блока5 сдвигается на один шаг в сторону выходныхшин. Эта операция повторяется каждыйраз, когда приходит тактовый импульс наблок 5, Отсчеты чисел й записываются вблок 5 таким образом, чтобы в нем всегда10 хранилось М текущих значений частоты(числа Щ,Значение 1 о й М выбираются из соотношенияео В Ь, (")15 1М ы= - , (2)где В - скорость передачи, бит/с;Ь -допустимая величина краевых искажений.20 Из соотношения (2) следует, что в блоке5 хранятся текущие отсчеты значений частоты, взятые на временном интервале, равномдлительности единичного элемента,Как указывалось выше; в первый. мо 25 мент времени блок 5 обнулен, на выходеформирователя 4 появилась двоичная цифровая комбинация И 1, характеризующаяпринимаемый сигнал. Тогда на выходе блока 5 появится сигнал Н 1 спустя М тактовых30 1интервалов частоты - ,то, Коммутатор 21 по команде с выхода распределителя 8 поочередно опрашивает состояние входа и выхода блока 5. В первый35 момент времени коммутатор 21 подключаетвход блока 5; как указывалось выше, на нембыла двоичная комбинация Ю. Данная двоичная комбинация И 1, пройдя коммутатор21, поступает на вход сумматора 24. Сумма 40 тор 24 совместно с блоком 23 представляетнакапливающий сумматор. Так как первоначально и блок 23 был обнулен, то на выходесумматора 24 имеют сигнал вида45 Мц М 1+ 0 =. И 1.Сигнал Ю записывается в блок 23.В следующий момент времени коммутатор 21 осуществляет опрос выхода блока 5.В данный момент времени на выходе блока 50 5 будет нуль. Этот сигнал поступает такжена вход сумматора 24. Как указывалось выше, после первой половины цикла расчета в блоке 23 хранится сигнал Ю, который поступает на второй вход сумматора 24. Сле довательно, на выходе сумматора 24 сигналй 1 останется беэ изменения и вновь перепишется в блок 23. После второго тактового периода то, подаваемого на блок 5, в блоке 23 будет храниться сигнал, равный М 1+ И 2,Аналогичные операции осуществляются М раз до заполнения блока 5.Таким образом, в блоке 23 будет храниться сигнал, равный (на )-м тактовом интервале)мй =Х М) (3)=1Для расчета й на очередном 9+ 1)-м тактовом интервале необходимо ввести новое значение й)+1 и вычесть предыдущее значение й)-м. Эту операцию осуществляет коммутатор 21 совместно с блоком 5.Итак, на очередном 0+1)-м тактовом интервале то(в первой его половине) на выходе формирователя 4 будет двоичная комбинация, равная й)+1, Этот сигнал поступает на вход сумматора 24. На выходе сумматора 24 будет сигнал, равныйй 0+1) = ЬЦ + й)+1 И) После этого сигнал ЬЬО+1) записывается в блок 23 по сигналу с выхода распределителя 8. В.следующей половине тактового сигнала то коммутатор 21 подключает выход блока 5 к входу сумматора 24. Используется инверсный выход блока 5, Следовательно, на выходе блока 5 будет сигнал, равный -й)-м).На выходе сумматора 24 имеют сигнал, равный%0+) =%0+)-й)-м 5) Следовательно, расчет очередного йо+) значения сигнала осуществляется в два этапа. На первом этапе вводится новое значение сигнала й)+1. На втором этапе вычитается старое значение сигнала й)-м. Результат суммирования в обоих случаях записывается в блок 23.Сигнал й , далее поступает в вычитатель 25, где производится вычитание порогового значения йпор, подаваемого с выхода реверсивного счетчика 14. Как указывалось выше, первоначально при включении в реверсивный счетчик 14 записывается пороговое значение йпор, определяемое соотношениемзапор М ---йг, +йг,2(6)Здесь йц, йа - двоичные числа на выходе формирователя 4 при приеме соответственйо первой характеристической частоты т 1 и второй характеристической частоты 6.Знаковый разряд с выхода вычитателя 25 записывается в выходной триггер 7, Итак, если значение й) больше значения йпор, то на выходе вычитателя 25 - логическая единица. В противном случае на выходе вычитателя 25 - логический нуль. На этом процесс демодуляции заканчивается,Подстройка значения йпор под изменяющиеся параметры канала связи необходи 5 ма, например, при работе по.радиоканалу..При этом сигнал с выхода выходного триггера 7 поступает к получателю сообщений иодновременно в блок 9.На выходе блока 9 формируются две синх 10 ропоследовательности, Частота и фаза первойиз них соответствует усредненному фазовомуположению середины посылок принимаемогосигнала. Сигнал блока 9 с этого выхода одновременно тактирует триггеры 10, 11.15 Вторая синхропоследовательность формируется на втором выходе блока.9, Данныйсигнал соответствует усредненному значению начала принимаемых посылок и тактирует параллельный регистр 18.20 Так как на первом выходе блока 9 синхросигнал соответствует середине принимаемых посылок, то в триггерах 10, 11записываются демодулированные сигналы.При этом, если в триггере 10 хранится демо 25 дулировзнная посылка на )-и тактовом интервале, то в триггере 11 хранится (И)ядемодулированная посылка, Значение 1-й иИ)-й посылок складываются по модулю двав сумматоре 12. Если эти посылки одного30 знака (либо 00, либо 11), то на выходе сумматора 12 появляется сигнал логическогонуля, Если же посылки на )-м и (И)-м интервалах разного знака, то на выходе сумматора 12-логическая единица.35 Выходной сигнал сумматора 12 сканируется синхропоследовательностью с пер-вого выхода блока 9. Так, если в серединедемодулированных посылок на выходе сумматора 12 появляется логическая единица,40 то происходит совпадение сигналов в элементе И 19 и на его выходе формируется.логическая единица. От переднего фронтаэтого сигнала срабатывает одновибратор13, формируя на своем выходе строб-им 45 пульс длительностью то . Сигнал с выходаодновибратора 13 одновременно поступаетна элементы И 16, 17. Данные элементы Илибо оба закрыты, либо открыт один из них,Режимом работы этих элементов управляют50 инвертор 22 и дешифратор 15.Элементами 16, 17 управляетдешифра-тор 15. Как указано выше, при первоначальной установке в реверсивный счетчик 14было записано значение йпор, предвари% тельно рассчитанное по формуле 6), Вычитатель 20 на своем выходе формирует либозначение логического нуля, либо значениелогической единицы. Пусть на выходе вычитателя 20 - логическая единица. Тогда сиг 1817249 8нал с выхода вычитателя 20 подготавливает к работе элементы И 16. Инвертор 22 инвертируетвыходной сигнал вычитателя 20, Выходной сигнал инвертора 22, равный логическому нулю, закрывает элемент И 17. Реверсивный счетчик 14 находится в середине своего состояния, так как в него записано йпор. Следовательно, на первом и втором выходах дешифратор 15 - логическая единица. На первом выходе дешифратора 15 появится сигнал логического нуля тогда, когда реверсивный счетчик 14 достигнет минимального значения, На втором выходе дешифратора 15 будет логический нуль тогда, когда реверсивный счетчик 14 достигнет своего максимального значения,В случае несовпадения на (И)-м и 1-м тактовых интервалах демодулированных посылок на выходе одновибратора 13 формируется импульс длительностью хо . Этот импульс проходит через элемент И 16 и поступает на (+) вход реверсивного счетчика 14. Последний увеличивает свое состояние на единицу, Тем самым пороговое значение, хранящееся в реверсивном счетчике 14, будет равно (йпор+1). Если же на выходе вычитэтеля 20 формируется логический нуль, то импульс с выхода одновибратора 13 проходит через элемент И 17 и поступает на вход (-) реверсивного счетчика 14. Следовательно, в последнем формируется значение (йпор).Подстройка порогового значения Йпор прбизводится только тогда, когда демодулируются посылки разного знака, Как указывалось выше, с началОм каждой демодулированной посылки на втором выходе блока 9 формируется сигнал, который является тактовым для параллельного регистра 18, Следовательно, в параллельный регистр 8 с началом каждой демодулированной посылки записывается информация с выхода блока 23 арифметического блока 6. Поэтому в параллельный регистр 18 с началом каждой посылки записывается значение Йнзч(ь 1). Пусть на (И)-м тактовом интервале демодулирована посылка, соответствующая приему нулевого символа. Информация о ней хранится в триггере 10. Информация о демодулированной (1-2)-й посылке хранится в триггере 11.Пусть на (1-2)-м тактовом интервале также демодулирована посылка нулевого символа, Тогда на (1-1)-м тактовом интервале одновибратор 13 не работает и подстройка значения порога йпор не производится.Пусть на 1-ом тактовом интервале принимается посылка, соответствующая единичному принимаемому символу, Тогда с началом 1-го тактового интервала в параллельный регистр 18 записывается значение Ьнач. 1, которое в этот момент близко к пороговому значению, Это объясняется тем, что на (1-1)- м и 1-м тактовых интервалах принимаются 5 посылки разного знака. Следовательно;значение Й нач, с началом тактового интервала близко к значению порога йпар, В вычитэтеле 20 вычитается из значения йуачл значение порога йпор Если величина йрач,1 10 больше значения йпор, то на выходе вычитателя 20 формируется логическая единица. В случае, если Црнач, меньше йпор, то формируется логический нуль. Сигнал с выхода вычитателя 20 поступает на элемент И 16 и 15 через инвертор 22 на элемент 17. Такимобразом, если на выходе вычитателя 20-логическая единица, то элемент И 16 подготавливается к работе. Элемент И 17 в это время закрыт. Если же Йуначбольше йпор, то 20 значение порога йпор необходимо увеличить. На каналах с неизменными параметрами подстройку Йпор можно не производить,Поиному происходит процесс на радиоканалах, когда, к примеру, наблюдается до плеровское смещение частоты. В этомслучае осуществляется сдвиг принимаемого спвктра частот, и необходима подстройка порогового значения. В данном случае в середине 1-го тактового интервала в триггер 10 30 записывается демодулированная 1-я посылка, а в трйггер 11 из триггера 10 переписывается (И)-я посылка. Так как имеют посылки разного знака, то срабатывает одновибратор 13, Следовательно, на выходе 35 элемента И 16 появляется короткий стробимпульс, который поступает в реверсивный счетчик 14. В результате, значение порога после этого станет(йпор+1) и т.д. Как указывалось выше; состояние реверсивного счет чика 14 контролирует дешифратор 15. Еслиреверсивный счетчик 14 достигнет макси мального значения, то на втором выходедешифратора 15 появится логический нуль, который закроет элемент И 16. Подстройки 45 порога в сторону увеличения больше не будет. В случае обратного изменения параметров канала связи аналогичные операции . происходят при уменьшении йпор.При достижении реверсивным счетчи ком 14 минимального значения элемент И17 будет закрыт с первого выхода дешифратора 15, Жесткий контроль за значением порога с помощью дешифратора 15 необходим для того, чтобы элемент 17 не реагиро вал на случайные помехи канала связи.Формула изобретения1, Цифровой частотный демодулятор,содержащий последовательно соединенные усилитель-ограничитель, блок выделение нуль-переходов, формировательцифрового сигнала и блок памяти, арифметический блок, выход которого соединен с первым входом выходного триггера, формирователь тактовых импульсов, первый выход которого соединен с входом распределителя импульсов, первый, второй и третий выходы которого соединены соответственно с вторым входом блока памяти, первым входом арифметического блока и вторым входом выходного триггера, второй и третий выходы формирователя тактовых импульсов соединены с вторыми входами блока выделенйя нуль- переходов и формирователя цифрового сигнала,отличающийсятем,что,сцелью повышения помехоустойчивости, введены последовательно соединенные блок фазовой автоподстройки частоты, первый триггер, второй триггер, сумматор по модулю два, первый элемент И, одновибратор, второй элемент И, реверсивный счетчик, дешифратор и третий элемент И, последовательно соединенные параллельный регистр, вычитатель и инвертор, а также коммутатор, первый и второй входы которого соединены соответственно с выходами формирователя цифрового сигнала и блока памяти, четвертый выход распределителя импульсов соединен с третьим входом коммутатора, выход которого соединен с вторым входом арифметического блока, третий вход которого и второй вход вычитателя соединены с выходом реверсивного счетчика, второй выход арифметического блока соединен с первымвходом параллельного регистра, второйвход которого соединен с вторым выходомблока фазовой автоподстройки частоты,5 вход которого соединен с выходом выходного триггера, подключенным также к второмувходу первого триггера, выход которого соединен с вторым входом сумматора по модулю два, выход одновибратора соединен с10 вторым входом третьего элемента И, третийвход которого соединен с выходом вычитателя, второй выход дешифратора соединенс вторым входом второго элемента И, третийвход которого соединен с выходом инверто 18 ра, первый выход блока автоподстройки частот соединен с вторыми входами второго. триггера и первого элемента И, выход третьего элемента И соединен с вторым входомреверсивного счетчика,202,Демодулятор поп.1,отл ичающийс ятем, что арифметический блок содержитпоследовательно соединенные сумматор,блок буферной памяти и вычитатель, выход25 блока буферной памяти соединен с вторым .входом сумматора, причем вход сумматора,второй вход блока буферной памяти и второйвход вычитателя являются соответственновторым, первым и третьим входами арифмеЗС тического блока, первым и вторым выходами которого являются выход вычитателя ивыход блока буферной памяти,ри ГКНТ роизводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 1131ИИПИ Г ФТираж Подписноерственного комитета по изобретениям и открытиям113035, Москва, Ж-ЗБ, Раушская наб 4/5