Устройство для формирования тестов

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 1795462 6 Р 11/26)5 ГОСУДАРСТВЕННОЕ, ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ЕНИЯ неров граж тьев, А, Я ССР86.ССР 8,ИРОВА ся к и й технике формиров ПИСАНИЕ ИЗОБ АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Московский институт инжеданской авиации(56) Авторское свидетельство СЯ 1386996. кл, 6 06 Р 11/00, 19Авторское свидетельство СМ 1509901, кл. 0 06 Г 11/00, 19(54) УСТРОЙСТВО ДЛЯ ФОРМТЕСТОВ(57) Изобретение относиформационной и вычислительноможет быть использовано для Изобретение относ онной и вычислительно быть использовано для товых последовательнос троля, настройки и неисправностей цифров Известно устройств ровых устройств, содер сор, блок памяти, счетчи И, сумматор по модулю га, ится к информаций технике и может формирования тестей в процессе кондиагностированияых устройств, о для контроля цифжащее мультиплекк, группуэлементов два и регистр сдвиНедостатками этого устройства являются сложность конструкции и настройки, узкая область применения и невысокая достоверность диагностирования.Наиболее близким по технической сущности к заявленному является устройство для контроля цифровых устройств, содержа; щее мультиплексор, блок памяти, формирователь импульсов, блок сравнения, элемент оследовательностей в про, настройки и диагностироностей цифровых устройств, ния - расширение области повышение достоверности. ласти применения устройств возможности программиовательности полиномов, их Изобретение позволяет такстоверность исключения забинаций из полиномов (или ельности) путем проверки й кодовой комбинации на с одной из запрещенных, 2 ния тестовых п цессе контроля вания неисправ Цель изобрете применения и Расширение об ва заключается рования послед типов и числа. же повысить до прещенных ком их последоват каждой текуще совпадение ее ил. И-НЕ, группу элементов И, сумматор по модулю два и регистр сдвига,вавилНедостатками такого устройства являются узкая область применения, невысокая К) достоверность работы и сложность настрой- (д ки, так как данное устройство не позволяет р организовать работу с произвольными кодовыми словами для каждого полинома, работает с фиксированными полиномами; при переходе от одной запрещенной комбинации возможно попадание на другую запрещенную комбинацию, от которой нет а защиты; необходимо также предварительно рассчитывать для выявления запрещенных слов все предыдущие слова за несколько тактов до их появления,Цель изобретения - расширение области применения и повышение достоверности работы устройства.Поставленная цель достигается тем, что в устройство для формирования тестов, содержащее блок памяти запрещенных комбинаций, блок памяти исходных данных, формирователь псевдослучайных чисел, первый счетчик адреса, первый блок сравнения, первый мультиплексор, элемент ИНЕ и первый формирователь импульсов, вход которого является первым входом записи устройства, и соединен с входом записи блока памяти запрещенных комбинаций, группа адресных входов которого подключена к группе разрядных выходов первого счетчика адреса, группа информационных входов блока памяти запрещенных комбинаций образует группу входов задания запрещенных комбинаций, выход первого формирователя импульсов соединен с первым информационным входом первого мультиплексора, выход которого соединен со счетным входом первого счетчика адреса, выход элемента И-НЕ соединен со вторым информационным входом первого мультиплексора; управляющий вход которого является входом задания режима устройства, группа, информационных входов блока памяти исходных данных образует группу входов задания исходных данных устройства, группа выходов блока памяти исходных данных соединена с группой информационных входов формирователя псевдослучайных чисел, группа выходов которого соединена с группой входов первого блока сравнения, вторая группа входов которого подключена к группе выходов блока памяти запрещенных комбинаций, установочный вход Формирователя псевдослучайных чисел является установочным входом устройства, введены генератор тактовых импульсов, второй счетчик адреса, два формирователя импульсов, второй мультиплексор, буферный регистр, выходной регистр, второй блок сравнения, дешифратор, два триггера, два элемента И, два элемента ЙЛИ, элемент НЕ и четыре элемента задержки, причем группа выходов блока памяти запрещенных комбинаций соединена с группой входов дешифратора, выход которого соединен с входом установки в нуль первого триггера, и с первым входом первого элемента ИЛИ, выход которого соединен с входом сброса первого счетчика адреса, второй вход первого элемента ИЛИ и вход сброса второго счетчика . адреса подключены к установочному входу устройства, группа выходов второго счетчика адреса соединена с группой адресныхвходов блока памяти исходных данных, входзаписи которого соединен с входом второго формирователя импульсов и является вторым входом записи устройства, выход второго формирователя импульсов соединен спервым информационным входом второгомультиплексора, выход которого соединенсо счетным входом второго счетчика адреса,5 выход генератора тактовых импульсов соединен с первым входом элемента И-НЕ, и,через первый элемент задержки - с первымвходом первого элемента И, второй входкоторого подключен к выходу первого блока10 сравнения, выход первого элемента И соединен с третьим входом первого элементаИЛИ и с первым входом второго элементаИЛИ, выход которото через второй элементзадержки соединен с входами третьего и15 четвертого элементов задержки, и.с тактовым входом формирователя псевдослучайных чисел, группа выходов которогосоединена с группой информационных входов буферного регистра, и с первой группой20 входов второго блока сравнения, выход которого соединен с входом третьего формирователя импульсов, выход которогосоединен со вторым информационным входом второго мультиплексора, со вторым вхо 25 дом второго элемента ИЛИ и через элементНЕ - с входом установки в единицу второготриггера, вход установки в нуль которогоподключен к выходу третьего элемента задержки, выход второго триггера соединен с30 первым входом второго элемента И, второйвход которого подключен к выходу четвертого элемента задержки, выход второго элемента И соединен с входом записибуферного регистра, третий вход второго35 элемента ИЛИ, вход записи выходного регистра и вход установки в единицу первоготриггера подключены к синхровходу уотройства, управляющий вход второго мультиплексора подключен к входу задания40 режима устройства, выход первого триггерасоединен с вторым входом элемента И-НЕ,группа выходов Формирователя псевдослучайных чисел соединена с группой информационных входов выходного регистра,45 группа выходов которого образует группувыходов устройства, группа выходов буфер- .ного регистра соединена с второй группойвходов второго блока сравнения,На фиг, 1 приведена структурная схема50 устройства для формирования тестов; нафиг. 2 - структурная схема мультиплексора.Устройство для формирования тестовсодержит первый мультиплексор 1, первыйсчетчик 2 адреса, блок 3 памяти запрещен 55 ных комбинаций, первый блок 4 сравнения,элемент 5 И-НЕ, формирователь псевдослучайных чисел, в состав которого входят блоки 6-8: сумматор по модулю два, группаэлементов И и регистр сдвига соответственно; первый и второй формирователи - 9 и 10. - импульсов, второй мультиплексор 11, выходной регистр 12; буферный регистр 13, второй блок 14 сравнения, третий формиро. ватель 15 импульсов, дешифратор 16, второй счетчик 17 адреса, первый триггер 18, второй триггер 19, второй элемент 20 задержки, первый элемент 21 задержки, первый и второй элементы - 22 и 23 ИЛИ, генератор 24 тактовых импульсов, первый и второй элементы - 25 и 26 И, элемент 27 НЕ, блок 28 памяти исходных данных, синхровход 29.вход 30 задания режима, первый и второй входы 31 и 32 записи, группу 33 входов задания запрещенных комбинаций, группу 34 входов задания исходных данных, выход 35, установочный вход 36, четвертый и третий соответственно - 37 и 38 - элементы задержки.Мультиплексор 1(11) (фиг, 2) содержит элемент 39 НЕ и элемент 40 И-ИЛИ-НЕ,Устройство работает следующим образом.Пусть Й-разрядность теста. формируемого устройством, равная разрядности регистра сдвига 8, Число элементов И группы 7 равно количеству обратных связей в регистре 8 генератора псевдослучайной последовательности импульсов, включающем блоки 6 - 8. Такая структура генератора псевдослучайной последовательности (ПСП) позволяет организовать ПСП произвольного типа с образующим полиномом типа Р(Х)=Х +,+К 1 Х 1+,+1, где К=О; 1; )=1,И, В основу формирования. тестовых последовательностей положено программное отсеивание запрещенных комбинаций из последовательности кодов, получаемой посредством генератора ПСП,Начальная установка устройства осуществляется подачей импульса иа устаиовочный вход 36, При этом в региСтры 8 и 13(соответствующая цепь не показана иа чертеже, как и информационные входы регистров) записывается начальная кодовая комбинация; счетчики 2 и 17 обнуляются, Начальное состояние триггеров 19 и 19- также нулевое. Затем в блоки памяти 3 и 28 загружаются соответственно перечень запрещенных кодовых комбинаций и структура обратных связей для каждого из полииома, входящего в последовательность тестов, Загрузка осуществляется одинаковым образом, На управляющий вход 30 подается сигнал логического "нуля", на информационные входы 33 код запрещен. ной комбинации, а на вход 31 записи - отрицательный импульс сопровождения. Первый импульс записывает первую запрещенную комбинацию в нулевую ячейку блока 3; по заднему фронту импульса формирователь 9 формирует отрицательный импульс, который через мультиплексор 1 инкрементирует счетчик 2. Аналогично загружаются другие запрещенные комбинации. Процесс загрузки блока 28 осуществляется аналогично с использованием формирователя 10, мультиплексора 11 и счетчика 17. По окончании загрузки запрещенных комбинаций и последовательности образующих полиномов, составляющих программу селекции в совокупности, вновь по установочному входу 36 счетчики 2 и 17 (и при необходимости - триггеры 18 и 19) обнуляются, На входы 31 и 32 подается сигнал логической "единицы", определяющий режим чтения для блоков 3 и 28. На вход 30 также подается потенциал логической "единицы". На синхровход начинают подаваться тактовые импульсы,Формирование тестовых сигналов заключается в следующем, для начальной кодовой комбинации и заданного полииома перебираются все кодовые комбинации с заданным полиномом с отсеиванием запрещенных комбинаций, Для каждой сформированной в генераторе ПСП (в его регистре сдвига 8) кодовой комбинации производится проверка на ее совпадение с одной из запрещенных комбинаций путем перебора запрещенных комбинаций и их сравнения с текущей, Если ни одна иэ запрещенных комбинаций не совпадает с текущей, последняя передается на выход устройства. Если же одна из запрещенных комбинаций совпадает с текущей (перебор их производится между двумя тактовыми импульсами на входе 29), производится формирование новой комбинации и процесс сравнения повторяется. Так осуществляется исключение запрещенных комбинаций из тестовой последовательности,Переход к следующему полиному осуществляется путем запоминания начальной комбинации данного полинома и сравнении с ией всех последующих комбинаций, При совпадении с ней одной из текущих комбинаций, что означает окончание формирования последовательности комбинаций данного полинома, осуществляется переход к следующему полииому,Первый тактовый импульс поступает иа сиихровход регистра 12 и записывает в него содержимое регистра 8 сдвига (начальную комбинацию первого пОлииома). Этот же импульс через элемент ИЛИ 23, задержанный на элементе 20, формирует новую кодовую комбинацию данного полинома в1795462 му на элементе 21 тактовому импульсу (задержка не менее длительностйстре 8 и сбрасывает счетчик 2 в "О" через 15 20 25 5 Устройство для формирования тестов,содержащее блок памяти запрещенных комбинаций, блок памяти исходных данных, формирователь псевдослучайных чисел, первый счетчик адреса, первый блок срав- О нения, первый мультиплексор, элемент ИНЕ и первый формирователь импульсов, вход которого является первым входом записи устройства и соединен с входом записи блока памяти запрещенных комбинаций, группа адресных входов которого подключена к группе разрядных выходов первого счетчика адреса, группа информационных входов блока памяти запрещенных комбинаций образует группу входов задания запрещенных комбинаций устройства, выход первого формирователя импульсов соединен с первым информационным входом первого мультиплексора, выход которого соединен со счетным входом первого счет чика адреса, выход элемента И-НЕ соединен с вторым информационным входом первого мультиплексора, управляющий вход которого является входов задания режима устройства, группа информационных входов блока памяти исходных данных обдля того, чтобы случайный поворотный импульс с блока 14, формирующийся при перерегистре 8 и устанавливает триггер 18 веди ничное состояние, Импульсы с генератора 24 через открытый элемент И-НЕ 5 поступа- ет на счетчик 2 через мультиплексор 1, задавая адреса блока памяти 3, Так осуществляется перебор запрещенных кодовых комбинаций. При совпадении одной из них с текущей(из регистра 8) срабатывает блок сравнения 4, который по задержанно-. срабатывания последовательности блоков 1-4 (через элемент И 25 организует формирование новой кодовой комбинации в регй-: элемент ИЛИ 22; начинается сравнение но- вой текущей комбинации с запрещеннйми. Если же ии одйа из них несовпадает с текущей, при достижении счетчиком 2 состояния (при различных запрещенных комбинациях; на зто число настраивается и дешифратор 16), срабатывает блок 16, обнуляет счетчик 2 и триггер 18; процесс сравнения прекращается, Таким образом, к моменту прихода следующего тактового импульса по входу 29 в регистре 8 сформирована вновь новая текущая тестовая комбинация (разрешенная), Далее работаустройства аналогична,В тот момент, когда очередная сформированная в регистре 8 кодовая комбинация совпадает с начальной для первого полинома, записанной в регистре 13, формируется сигнал на выходе блока сравнения 14. по переднему фронту которого формирователь 15 формирует импульс. устанавливающий триггер 19 в единичное состояние, инкрементирующий через мультиплексор 11 счетчик 17 и через элемент ИЛИ 23 и элемент задержки формирующий следующую комбинацию - уже с новым полиномом, причем данная комбинация - начальная для нового полинома; с задержкой на элементе 37 она записывается в регистр 13 через открытый триггером 19 элемент 26 И; затем, с задержкой на элементе 38 триггер 19 сбрасывается в "О",Длительность импульса с выхода формирователя 15 должна быть достаточной ходе к новому полиному поступил еще до окончания этого импульса, чтоб не допустить повторного запуска формирователя 15 и "мгновенного" перехода с новому полиному (третьему), Формирование тестовой последовательности производится далее аналогично для всех полиномов. Емкость счетчика 2 равна потенциально максимальному числу запрещенных комбинаций; емкость счетчика 17- числу различных полиномов, используемых устройством.Таким образом, устройство позволяет расширить область применения за счет произвольной установки множества запрещенных комбинаций для совокупности полиномов, что позволяет более .гибко использовать совокупности тестовых последовательностей для работы с различными объектами контроля, Можно, кроме того, для каждого полинома, выбрать индивидуальную совокупность запрещенных комбинаций; подключая выходы счетчика 17 к дополнительным разрядам адреса блока памяти 3 (на чертеже не показано); при. этом для полиномов, в которь 1 х числа зспрещенных комбинаций меньше некоторого максимального числа свободные ячейки памяти могут быть заполнены, например (для корректности работы устройства) "дубликатами" запрещенных комбинаций для данных полиномов, Кроме того, допускается программирование числа и конкретной последовательности образующих полиномов общей ПСП. Достоверность работы устройства повышается путем проверки каждой текущей комбинации на совпадение со всеми запрещенными, Таким образом гарантированно исключаются запрещенные комбинации из тестовой последовательности,Ф о р мул а изобретен и яразует группу входов задания исходных данных устройства, группа выходов блока памяти исходных данных соединена с группой информационных входов, формирователя псевдослучайных чисел, группа выходов которого соединена с первой группой входов первого блока сравнения, вторая группа входов которого подключена к группе выходов блока памяти запрещенных комбинаций, установочный вход формирователя псевдослучайных чисел является установочным входом устройства, о т л и ч а ющ е е с я тем, что, с целью расширения области применения и повышения достоверности, в устройство введены генератор тактовых импульсов, второй счетчик адреса, два формирователя импульсов, второй мультиплексор, буферный регистр, выходной регистр, второй блок сравнения, дешифратор, два триггера, два элемента И, два элемента ИЛИ, элемент НЕ и четыре элемента зздержки, причем группа выходов блока памяти запрещенных комбинаций соединена с группой входов дешифратора, выход которого соединен с входом установки в "0" первого триггера и с первым входом первого элемента ИЛИ. выход которого соединен с входом сброса первого счетчика адреса, второй вход первого элемента ИЛИ и вход сброса второго счетчика адреса подключены к установочному входу устройства. группа выходов второго счетчика адреса соединена с группой адресных входов блока памяти исходных данных, вход записи кОтО- рого соединен с входом второго формирователя импульсов и является вторым входом записи устройства, выход второго формирователя импульсов соединен с первым информационным входом второго мультиплексора, выход которого соединен со счетным входом второго счетчика адреса, выход генератора тактовых импульсов соединен с первым входом элемента И-НЕ и через первый элемент задержки - с первым входом первого элемента И, второй вход которого подключен к выходу первого блока сравнения, выход первого элемента И сое динен с третьим входом первого элементаИЛИ и с первым входом второго элемента ИЛИ, выход которого через второй элемент задержки соединен с входами третьего и четвертого элементов задержки и с такто вым входом формирователя псевдослучайных чисел, группа выходов которого соединена с группой информационных входов буферного регистра и с первой группой входов второго блока сравнения, выход ко торого соединен с входом третьего формирователя импульсов, выход которого соединен с вторым информационным входом второго мультиплексора, с вторым входом второго элемента ИЛИ и через элемент.20 НЕ - с входом установки в "1" второго триггера, вход установки в "О" которого подключен к выходу третьего элемента задержки, выход второго тритгера соединен с первым входом второго элемента И, второй вход 25 которого подключен к выходу четвертогоэлемента задержки, выход второго элемента И соединен с входом записи буферного регистра, третий вход второго элемента ИЛИ, вход записи выходного регистра и 30 вход установки в "1" первого триггера подключены к синхровходу устройства, управляющий вход второго мультиплексора подключен к входу задания режима устройства, выход первого триггера соединен с 35 вторым входом элемента И-НЕ, группа выходов формирователя псевдослучайных чисел соединена с группой информационных входов выходного регистра, группа выходов которого образует группу выходов устройст ва, группа выходов буферного регистра соединена с второй группой входов второго блока сравнения,1795462 едактор рои аз 431 ВНИИПИ Г оста витель С. Кишенскийехред М,Моргентал Корректор М,Максимиши Тираж Подписноественного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5 венно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 10