Приемник частотно-манипулированных сигналов

(19 5 Н 04 1 27/14 ПИСАНИЕ ИЗОБРЕТ ВТОРСКОМ ИДЕТЕЛ ЬСТВУ МАНИПУ частотно-манистемах переда(л О Р(г ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(56) Кевин Смит Высокочувствительный однокристальный приемник персональноговызова. Электроника, 1932, М 10, с. 15 - 16,(54) ПРИЕМНИК ЧАСТО РОВАННЫХ СИГНАЛОВ (57) Использование; при пулированных сигналов в чи дискретнои информации. Сущность изобретения; приемник содержит смесители 1 и 2, высокочастотныйенератор 3, фазовращатель 4, фильтры 5 и 6 нижних частот, ограничители 7 и 8, решающий блок 9, дешифратор 10, 1 анализатор 11 наличия сигнала. Повышение помехоустойчивости достигается путем защиты от ошибок первого рода за счет запрета расшифровки команд выходного сигнала при отсутствии сигнала манипулированной по частоте информационным потоком несущей на входе, Приемник может отличаться выполнением анализатора 11 наличия сигнала, 1 з.п. ф-лы, 3 ил, 1786680тор, линию задержки, первый фильтр ниж 15 20 25 30 35 40 50 55 Изобретение относится к связи и может быть использовано в системах передачи дискретной информации для приема частотноманипулированных (ЧМн) сигналов, например, в вызывных системах.Известен приемник ЧМн сигналов, содержащий высокочастотный (ВЧ) смеси- тель, ВЧ управляемый генератор, управляющий низкочастотный (НЧ) генераних частот (ФНЧ), блок преобразованиячастоты, фазовый дискриминатор, второйФ Н Ч и огра ничител ь.В известном приемнике при наличии нестабильности частоты ВЧ генератора для обеспечения работоспособности приемника ЧМн сигналов необходимо расширять полосу пропускания первого ФНЧ, что приведет к снижению соотношения сигнал/шум на входе фазового дискриминатора, а следовательно, к снижению помехоустойчивости известного приемника ЧМн сигналов.Наиболее близким по технической сути к заявляемому является приемник ЧМн сигналов, содержащий два смесителя, фазовра щател ь, ВЧ-генератор. два фильтра, два ограничителя, решающий блок и дешифратор, Первые входы смесителей соединены между собой и выполнены входом приемника, выход ВЧ-генератора соединен с вторыми входами смесителей, причем с одним из них непосредственно, а с другим - через фазовращатель, выход каждого смесителя соединен со входом соответствующего ФНЧ, выходы которых соединены со входами соответствующих ограничителей, входы решающего блока соединены с выходами ограничителей, выход решающего блока соединен со входом дешифратора, выход которого выполнен выходом приемника,Недостатком известного приемника ЧМн сигналов является низкая помехоустойчивость, обусловленная отсутствием защиты приемника от ошибок первого рода(ложная тревога), когда принимается ошибочное решение "сигнал есть", возникающее вследствиетого, что шум принимается засигнал. Целью изобретения является повышение помехоустойчивос" и известного приемника ЧМн сигналов пу ем введения защиты от ошибок первого рсда за счет запрета расшифровки дешифратором выходного сигнала решающего блока при отсутствии сигнала манипулированной по частоте информационным потоком несущей на входе приемника,Поставленная цель достигается тем, что в приемник частотно-манипулированных сигналов, содержащий первый смеситель, первый вход которого является входом приемника и соединен с первым входом второго смесителя, к второму входу которого подключен выход фазовращателя, вход которого соединен с выходом высокочастотного генератора и с вторым входом первого смесителя, выход которого и выход второго смесителя подключены соответственно к входам первого и второго фильтров нижних частот, выходы которых соединены соответственно с входами первого и второго ограничителей, выходы которых подключены к входам решающего блока, первый выход которого соединен с первым входом дешифратора, введен анализатор наличия сигнала, первый, второй и третий входы и выход которого соединены соответственно с выходами первого и второго ограничителей, со вторым выходом решающего блока и со вторым входом дешифратора, выход которого является выходом приемника.Кроме того, анализатор наличия сигнала содержит последовательно соединенные, блок управления знаком, компаратор фаз,фильтр нижних частот, блок сравнения и ключевой блок, второй вход которого соединен с первым входом блока управления знаком, второй вход которого и второй вход компаратора фаз являются соответственно первым и вторым входами анализатора, третьим входом и выходом которого являются соответственно г ервый вход блока управления знаком и выход ключевого блока.Конструктивное выполнение приемника ЧМн сигналов по изобретению с введением анализатора наличия сигнала позволило повысить помехоустойчивость приемника, т,к, расшифровка видеосигнала решающего блока дешифратором и формирование выходного сигнала приемника производятся толькО при наличии манипулированной по частоте информационным потоком несущей на его входе. Тогда независимо от структуры 5 модулирующего цифрового потока сигналына входах компаратора фаз в анализаторе наличия сигнала в основном имеют постоянный фазовый сдвиг 90, который изменяется на короткое время, не превышающее периода частоты девиации, в момент смены знака информационной посылки на противоположный, При этом выходной сигнал компаратора фаз, отфильтрованный фильтром нижних частот, превышает порог сравнения схемы сравнивания и удерживает ключевую схему в открытом состоянии, пропуская через нее видеосигнал решающего блока на вход дешифратора. В случае отсутствия сигнала несущей и наличия на входе приемника только шумового сигнала выход 1786680ной сигнал решающего блока не проходит в дешифратор, поскольку при этом сдвиг фаз сигналов на входах компаратора фаз меняется случайным образом. Тогда выходной сигнал компаратора фаз, отфильтрованный фильтром нижних частот, ниже порога сравнения и схема сравнения удерживают ключевую схему в закрытом состоянии, не пропуская через нее видеосигнал решаю- щего блока на вход дешифратора, Таким образом обеспечивается защита от ошибок первого рода (ложная тревога), поскольку набираемые решающим блоком из шумового сигнала ложные "команды" (ложные тревоги) не поступают в дешифратор команд,На фиг. 1 дана структурная функциональная схема заявляемого приемника ЧМн сигналов; на фиг, 2 - структурная функциональная схема анализатора наличия сигнала в составе приемника; на фиг, 3 - временные диаграммы, поясняющие работу приемника в конкретном варианте конструктивного выполнения.Приемник ЧМн сигналов содержит первый 1 и второй 2 смесители, ВЧ генератор 3, фазовращатель 4, первый 5 и второй 6 фильтры нижних частот(ф Н Ч), первый 7 и второй 8 ограничители, решающий блок 9, дешифратор 10 и анализатор 11 наличия сигнала (см, фиг, 1), Первый вход первого смесителя 1 является входом приемника и соединен с первым входом второго смесителя 2, к второму входу которого подключен выход фазовращателя 4, вход которого соединен с выходом ВЧ генератора 3 и с вторым входом первого смесителя 1, выход которого и выход второго смесителя 2 подключены соответственно к входам первого 5 и второго 6 фильтров нижних частот, выходы которых соединены соответственно с входами первого 7 и второго 8 ограничителей, выходы которых подключены к входам решающего блока 9, первый выход которого соединен с первым входом дешифратора 10, а первый, второй и третий входы и выход анализатора 11 наличия сигнала соединены соответственно с выходами первого 7 и второго 8 ограничителей, с вторым выходом решающего блока 9 и вторым входом дешифратора 10, выход которого является выходом приемника,Решающий блок 9 содержит фазовый детектор 12 и блок 13 тактовой синхронизации (см, фиг, 2),Первый вход фазового детектора 12 выполнен первым входом решающего блока 9, а второй вход фазового детектора 12 - вторым входом решающего блока 9. Выход фазового детектора 12 соединен с входом блока 13 тактовой синхронизации и выполнен вторым выходом решающего блока 9,выход блока 13 тактовой синхронизации выполнен первым выходом решающего блока9.5 Анализатор 11 наличия сигнала содержит компаратор 14 фаз, блок 15 управлениязнаком, фильтр 16 нижних частот, блок 17сравнения и ключевой блок 18 (см, фиг, 2),Второй вход ключевого блока 18 соеди 10 нен с первым входом блока управления знаком 15, второй вход которого и второй входкомпаратора фаз 14 являются соответственно первым и вторым входами анализатора,третьим входом и выходом которого являют 15 ся соответственно первый вход блока управления знаком 15 и выход ключевого блока18,Приемник ЧМн сигналов работает следующим образом,20 ВЧ генератор 3 (см, фиг. 1) вырабатывает сигнал следующего видаЯ(т)=сов(в т + грг), (1)где вг - частота сигнала генератора 3;рг - начальная фаза сигнала генерато 25 раз.Сигнал Я 1(е) от ВЧ генератора 3 поступает на вход фазовращателя 4, на выходе которого получают сигнал Я (т), сдвинутый на90 по отношению к сигналу Яф) вида30 Я 1 (с)=-зп(юг 1 + у"г) (2)Сигналы Я (т) с выхода фазовращателя4 и Я(т) с выхода ВЧ генератора 3 поступаютсоответственно на вторые входы второго 2и первого 1 смесителей, на первые входыкоторых с входа приемника ЧМн сигналовпоступает принимаемый сигнал видаЯ=сов(вт + э; вд 1 + а), (3)где во - центральная частота принимаемого сигнала;а - Х в зависимости от того, что передается:логическая "1" или "0";р 2 - начальная фаза принимаемогоЧМн сигнала,45Лвд = 2 лЛ 1 д - частота девиации принимаемого сигнала,На выходах первого 5 и второго 6 фильтров нижних частот, служащих для подавления50высокочастотных продуктов преобразования,с учетом допущения во = вг и р 2 = рг выделяются сигналыЯз(1) =сов(э Л ыд т),Я 4(1)= 3 п(э ЛЙ)д 1) (4)В результате на выходе первого 5 и второго 6 фильтров при а;=+1, т.е, в случае приема логической "1", сигналы Я-(т) и Я(т)будут иметь видЯз (1)=соз Л п)д 1Я 4 (т)=8 и ЛО)д (5)а при а=-1, т.е. в случае приема логического"0", сигналы 3 з(с) и 34(с) будут иметь вид33 (с)= соз ЛсОцт34 (т)=-33 П Ась 1, (6)Как следует из (5) и (6) при переходе от 5п риема сигнала, соответствующего логической "1", к приему сигнала, соответствующего логическому "0", разность фазсигналов с выходов первого и второго фильтров скачком меняется на 180. т.е. имеет 10место фазовая манипуляция сигнала, законкоторой может быть восстановлен фазовымдетектором.Далее сигналы 3 з(т) и 3(т) поступают напервый 7 и второй 8 ограничители, где ограничиваются по амплитуде, т,е, приводятся кдвоичному виду для дальнейшей цифровойобработки. С выходов первого и второго ограничителей двоичные сигналы подаютсяна входы решающего блока 9 и анализатора 2011 наличия сигнала. В решающем блоке 9(см. фиг, 2) фазовый детектор 12 восстанавливает переданную двоичную информацию,а блок 13 тактовой синхронизации восстанавливает тактовую частоту принятого цифрового потока,Восстановленная двоичная информация с второго выхода решающего блока 9(выход фазового детектора 12) подается натретий вход анализатора наличия сигнала ЗО11 (вход блока управления знаком 15 и входключевого блока 18), а сигнал тактовой частоты с первого выхода решающего блока(выхода блока 13 тактовой синхронизации)подается на вход дешифратора 10 команд 35(ключевой блок 18, см. фиг. 2),В случае приема сигнала, соответствующего логической "1", сигналы 3 з(т) и34 (с) сдвинуты на 90", При этом блок 15управления знаком под действием восстановленной информации (уровня логической"1") с выхода фазового детектора 12 пропускает без инверсии ограниченный по амплитуде сигнал 3 з (т) на второй входкомпаратора 14 фаз, В этом случае сигналы 45на входах компаратора фаз сдвинуты на 90(по времени - Т/4. где Т= 2 л/Ьо), авыходной сигнал компаратора фаз 14 имеетвысокий уровен ь (логической "1"). В ыходнойсигнал компаратора фаз 14 фильтруется 50ФНЧ 16 и подается на вход блока 17 сравнения, где сравнивается с пороговым сигналом, Поскольку выходной сигнал ФНЧ 16выше порога сравнения, то на выходе блока17 имеет место высокий потенциал, который 55удерживает ключевой блок 18 в открытомсостоянии, пропуская через него выходнойсигнал (уровень логической "1") решающегоблока (фазового детектора 12) на вход дешифратора 10 команд (регистр сдвига0017).В случае приема сигнала, соответствующего логическому "0", сигналы 3 з (1) и34 (1) сдвинуты на 270. При этом блок 15управления знаком под действием восстановленной информации (уровень логического "0") с выхода фазового детектора 12инвертирует ограниченный по амплитудесигнал 3 з (т) и подает его на второй входокомпаратора фаз 14. В результате инвертирования ограниченноГо сигнала 3 з (с) вэтом случае, как и в случае приема сигналалогической "1", сигналы на входах компаратора фаз 14 сдвинуты на 90 (по времени -на Т/4), а выходной сигнал компараторафаз имеет высокий уровень (логической "1").В этом случае, как и в предыдущем, выходной сигнал блока 17 сравнения удерживаетключевой блок 18 в открытом состоянии,пропуская через него выходной сигнал (уровень логического "0") решающего блока (фазового детектора 12) на вход дешифратора10 команд (регистр сдвига 00 17).При смене частоты сигнала на входеприемника, т.е, при смене сигнала, соответствующего логическому "0", на сигнал, соответствующий логической "1", и наоборот,происходит кратковременное (на время, непревышающее Т) снижение уровня выходного сигнала компаратора фаз 14 до нуля,Это изменение уровня обусловлено задержками срабатывания фазового детектора 12 иблока управления знаком 15,Структура заявляемого приемника, каки устройства-прототипа, рассчитана на прием только широкополосных ЧМн сигналов,т,е. сигналов, у которых Л 1 ц/Рт, где Р -тактовая частота передаваемой информации, значительно превышает единицу. Так,в прототипе Л 1;:/Рт9. Поэтому даже принаиболее частых изменениях частоты сигнала на входе приемника, т,е. при приеме последовательности типа "меандр",скважность следования импульсов низкогоуровня с выхода компаратора фаз 14, опреТт 1деляемая как - 9, где Тт= -- периодТнРттактовой частоты, Т - длительность сигналанизкого уровня на выходе блока 14, Т Т.При этом выходной сигнал ФНЧ 16 близок куровню логической "1" и превышает пооогсравнения блока 17, сигнал на выходе которого имеет в этом случае высокий уровень иудерживает ключевой блок 18 в открытомсостоянии, пропуская через него выходнойсигнал решающего блока -двоичную информационную последовательность на вход де-шифратора 10 команд.В случае приема дискретной информации частота принимаемото сигнала изменяется псевдослучайным образом. Тогдаимпульсы низкого уровня на выходе компаратора фаз 14 появляются еще реже, чем вслучае приема сигнала, модулированногопо частоте "меандром", При этом и выходной сигнал фильтра 16 превышает как уровень, формирующийся в случае приемасигнала типа "меандр", так и порог блока 17сравнения, выходной сигнал которого удерживает блок 18 в открытом состоянии, пропуская через него информационнуюпоследовательность на вход дешифратора10,Дешифратор 10 команд преобразуетпринятую двоичную последовательность изпоследовательного кода в параллельный,осуществляет контроль по четности кода ивыдает получателю информации сигналошибки по четности, сигнал "кодовая последовательность принята" и 15-битовый кодсоответственно с первого, второго и кодового выходов дешифратора 10 команд,Уровень логической "1" поступающий свыхода анализатора 11 наличия сигнала наинформационный вход дешифратора 10 команд, соответствует режиму ожидания дешифратора 10, т,к. в основу работыпоследнего положен старт-стоповый принцип работы. Дешифратор 10 команд рассчитан на обработку 17-битовых кадров,причем кадр включает:1) стартовый бит (уровень логического"0");2) 15-битовую кодовую последовательность (14 информационных бит и бит контроля по четности);3) стоповый бит уровень логической" 1 ").Согласно изобретению был изготовленмакет заявляемого приемника, на которомпроводились сравнительные испытания.Сравнение проводилось с макетом приемника ЧМн сигналов, выбранного в качествепрототипа заявляемого устройства, В макетах сравниваемых приемников первый ивторой смесители, фазовращатели, ВЧ-генераторы, первый и второй ФЧН, первый ивторой ограничители, решающие блоки идешифраторы имели идентичные электрические параметры.Анализатор 11 наличия сигнала в конкретном конструктивном исполнении содержит;001 - инвертор;002 - сумматор "го модулю два";003 - триггер;004 - схема "2 И-НЕ".ОА 1 - компаратор. В анализаторе 11 наличия сигнала натриггере ООЗ выполнен компаратор фаз, наэлементах 001, 002 - блок управления знаком; на элементах 1 С 1 - фильтр нижних5 частот; на элеМентах ОА 1, 82, ВЗ - блоксравнения; на элементе 004 - ключевойблок.Решающий блок 9 в конкретном конструктивном исполнении содержит10 005, 007, 008, 0011.0014 - триггеры;006, 0010, 0015 - схемы 2 И - НЕ;009 - сумматор по модулю два;ЧО - кварцевый генератор,15 В решающем блоке 9 на триггере 005выполнен фазовый детектор, который поразности фаз сигналов на О- и С-входах определяет значение частоты на входе приемника и формирует цифровой поток20 (последовательность логических "0" и "1")переданной информации, Остальные элементы блока 9 реализуют систему тактовойсинхронизации, работающей по старт-стопному принципу.25 Дешифратор 10 команд в конкретномконструктивном исполнении содержит;0016 - схема "2 И - НЕ"0017 - регистр сдвига;0018 - схема "2 И";30 0019 - двоичный счетчик;0020 - сумматор по модулю два;0021 - схема "4 И".В дешифраторе 10 на схеме 2 И - НЕ0016 выполнен обнаружитель стартового35 бита 17-битового кадра, на схеме 2 И 0018- ключевой блок, на регистре сдвига 0017 -15-разрядный преобразователь последовательного кода в параллельный, на элементах 0019, 0021 - счетчик по модулю 16,40 на элементах С 4, Й 6 - цепь предустановки двоичного счетчика 0019 в состояние15, на сумматоре по модулю два 0020 блок контроля на четность 15-битовогокода,45 Ошибка первого рода в устройстве-прототипе возникает в среднем каждую минуту.В заявленном устройстве при введении анализатора наличия сигнала за время измерения ьз=8 ч ошибки первого рода не50 возникали.Таким образом, в заявляемом приемнике ЧМн сигналов повышение помехоустойчивости обеспечивается путем защиты отошибок первого рода за счет запрета рас 55 шифровки дешифратором команд выходного сигнала решаюшего блока при отсутствиисигнала манипулированной по частоте информационным потоком несущей на входеприемника, который реализуется введенным анализатором наличия сигнала.1786680 12 Формула изобретения Составитель А.ГаранинТехред М. Моргентал Корректор Л.Фи едактор Т,федотов 57 Тираж ПодписноеИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5 зводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 1. Приемник частотно-манипулированных сигналов, содержащий первый смеси- тель, первый вход которого является входом 5 приемника и соединен с первым входом второго смесителя, к второму входу которого подключен выход фазовращателя, вход которого соединен с выходом высокочастотного генератора и с вторым входом первого 10 смесителя, выход которого и выход второго смесителя подключены соответственно к входам первого и второго фильтров нижних частот, выходы которых соединены соответственно с входами первого и второго огра ничителей, выходы которых подключен к входам решающего блока, первый выход которого соединен с первым входом дешифратора, отличающийся тем,что,сцелью повышения помехоустойчивости, введен 20 анализатор наличия сигнала, первый, второй и третий входы и выход которого соединены соответственно с выходами первого и второго ограничителей, с вторым выходом решающего блока и с вторым входом дешифратора, выход которого является выходом приемника,2, Приемник по и, 1, о т л и ч а ю щ и йс я тем, что анализатор наличия сигнала содержит последовательно соединенные блок управления знаком, компаратор фаз, фильтр нижних частот, блок, сравнения и ключевой блок, второй вход которого соединен с первым входом блока управления знаком, второй вход которого и второй вход компаратора фаз являются соответственно первым и вторым входами анализатора, третьим входом и выходом которого являются соответственно первый вход блока управления знаком и выход ключевого блока.