Устройство для определения заданной ординаты корреляционной функции

(56) Авторское свидетельство СССР М 1096656, кл. 6 06 Р 15/336, 1983.Авторское свидетельство СССР М 894719, кл. 6 06 Е 15/336, 1981, (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАДАННОЙ ОРДИНАТЫ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Сущность изобретения заключается в вычислении произведений ординат входных выборок с помощью многократного суммирования. Устройство содержит три буферных регистра (1, 2, 9), два преобразователя кода(3 и 4), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (5), мультиплексор (6), блок памяти (7), сумматор (8), счетчик 10, ключ (11), генератор тактовых импульсов (12), распределитель импульсов (1 3), коммутатор (14). 1-4 - 6 - 8-9 - 7 - 8, 7-14, 1-4-6, 1(2) - 5-6, 12 - 10-11-13- 1(2), 13-3(4), 13-7, 13 - 9, 13-10, 13 - 11, 13-14, 4 ил.Изобретение относится к вычислительной технике и может быть использовано для корреляционного анализа непрерывных случайных процессов.Целью изобретения является упрощение устройства и снижение аппаратурных зарат.Заявляемое устройство осуществляет определение ординат корреляционной функции в соответствии с алгоритмомЙ - в оКху(гя 1)= ц и Х Х Ж В),=1 уК+гп) Ь 13, где Кху(а Ьт) - вэаимокорреляцианная функция процессов у(т), у(т); й - число отсчетов; К=1,2И;- максимальная задержка;а 1, 2На фиг. 1 представлена блок-схема заявляемого устройства; на фиг. 2 - один из возможных вариантов построения распределителя импульсов; на фиг. 3 приведена временная диаграмма работы коррелятора при 1=4, макс=8; на фиг. 4 паказач пример работц счетчика при =13, +1=11, Ьс.=16,Предлагаемый коррелятор содержит первый и второй буферные блохи 1 и 2, регистр старших разрядов 3, преобраэава. тель прямого када в дополнительный 4, схему ИСКЛЮЧАЮЩЕЕ ИЛИ 5, мультиплексор 6, блок памяти 7, сумматор 8, третий буферный регистр 9, счетчик 10, кгноч 11, генератор тактовых импульсов (ГТИ) 12, распределитель импульсов 13 и коммутатор 14. Информационные (знаковые и кодовые) входы первого и второго буферных регистров 1 и 2 являются входами коррелятора, кодовый выход первого буферного регистра соединен с первым информационным входом мультиплексора б и через преобразователь прямого кода в дополнительный 4 - с вторым информационным входом мультиплексора б, выход которага соединен с первым входом сумматора 8, второй вход которого соединен с выходом блока памяти 7, а вь ход через третий буферный регистр 9 соединен с информационным входом блока памяти 7, знаковые выходы первого и второго буферных регистров 1 и 2 соединены с входами схемы ИСКЛЮЧАОЩЕЕ ИЛИ 5, выход которой соединен с управляющим входом мультиплексора б, кодовый выход второго буферного регистра 2 соединен через регистр старших разрядов 3 с входом начальной установки счетчика 10, выход ко 5 распределителя имггульсов 13 и через ключ 10 30 50 тройства. Загрубление входного сигнала, а 15 20 торого соединен с первым управляющим входом кл 1 оча 1, выход генератора тактовых импульсов 12 подключен к счетному входу счетчика 10, к входу синхронизации 11 - к входу задания рабочего интервала распределителя импульсов 13. Вход коммутатора 14 соединен с выходом блока памяти 7, а выход является выходом коррелятора в целом. Первый выход 15 распределителя импульсов 13 соединен с управляющим входам считывания блока памяти 7, второй выход 16 - с управляощим входом записи третьего буферного регистра 9, третий выход 17-суправляащим входом записи блока памяти 7, четвертый выход 18 - с управляющими входами первого и второго буферного регистров 1 и 2, пятый выход 19 - с управляющими входами регистра старших разрядов 3 и преобразователя прямого кода в дополнительный 4, шестой выход 20 - с вторым управля 1 ащим входом ключа 11, седьмой выход 21 - с управляющим входом счетчика 10, восьмой выход 22 - с управля.ющим входом коммутатора 14 и девятый выход 23 - с входом обнуления третьего буферного регистра 9. уОдин из возможных вариантов построения распределителя импульсов 13 приведен на фиг, 2. Распределитель импульсов состоит из элементов задержки 24 - 29, схем ИЛИ 30 и 31, делителя импульсов 32, счетчика цикла 33, выходных формирователей 34-42. Выходные формирователи преднаэначенц для формирования управляющих сигналов с необходимыми параметрами.Значениеопределяется уровнем сигнала у(1:+в) Ь ц и находится в пределах Омакс. Необходимую точность апределения корреляционной функции можно обеспечить даже при небольшом значении макс, при этом погрешность можно значительно уменьшить, если сигнал у(1+в) Ь 1 будет кодирован нелинейно, а закон нелинейности поставить в зависимость от закона распределения значений входного сигнала 4), При этом устройство несколько упростится за счет уменьшения числа разрядов, а также увеличится быстродействие устакже преобразование линейного када сиг"нала уф+а) Лч о нелинейный выполняетрегистр старших разрядов 3.Заявленное устройство работает следующим образом.Отсчеты входных сигналов у К Ь с и уКИ+а) Ь 3 поступают на информационные входы первого и второго буферных регистров 1 и 2, при зтам кодсоответствующийповн 1 о входных а,:;ое, постуг 1 ает на кодовзе вхогы, а информацу" о з,аке входных сигналов посгупает на знаковые входы буферных регистров 1 и 2,Импульсы Г: И 12, ггосгупающие на вход синхронизации распределителя импульсов 13, делятся в распределителе импульсов 13 в 1 макс раз, после чего выходной сигнал с четвертого выхода 18 распределителя импульсов 13 поступает на управляющие входы юркого и второго буферных реги тров 1 и 2 и отсчеты входных сигналов записываются в буферные регистры 1 и 2. Выходной сигнал с пятого выхода 19 распределителя импульсов 13, задержанный по отношению к сигналу с четвертого выхода на время г з, запускает регистр старших разрядов 3 и преобразователь прямого кода в дополнительный 4. По окончании преобразования сигнала в регистре старших разрядов 3 значение сигнала уЦс+гп) Лт) записывается в счетчик 10. Командой н а зап и сь я вляется выходной сигнал с седьмого выхода 21 распределителя импульсов 13, задержанный по отношению к сигналу с четвертого выхода 18 на время г 4тз . Одновременно с сигналом с седьмого выхода 21 сигнал с шестого выхода 20 распределителя импульсов 13 поступает на второй управляющий вход ключа 11 и открывает его, после чего импульсы ГТИ 12 начинают поступать и на вход задания рабочего интервала распределителя импульсов управления 13,Информация о знаках входных сигналов сс знаковых выходов первого и второго буферных регистров 1 и 2 поступает на схему ИСКЛЮЧАЮЩЕЕ ИЛИ 5, управляемую мультиплексором б, В случае совпадения знаков входных сигналов через мультиплексор 6 на первые входы сумматора 8 поступает отсчет сигнала уК Л 1) в прямом коде, в случае несовпадения - в дополнительном, Этот отсчет суммируется с содержимым блока памяти 7, поступающим на второй вход сумматора 8, Командой на считывание сигнала из блока памяти 7 является импульс, поступивший с выхода ГТИ 12 через открытый ключ 11 на вход задания рабочего интервала распределителя импульсов 13 и появившийся на его первом выходе 15, Далее сигнал с второго выхода 16 распределителя импульсов 13, задержанный на время т 1 по отношению к сигналу на первом выходе 15, поступает на управляющий вход записи третьего буферного регистра 9, и выходной сигнал сумматора 8 записывается в третий буферный регистр 9. После этого по сигналу с третьего выхода 17 рлсп ределителя импульсов 13, задержанному по отноше 20 цикл повторяется, т.е. происходит многократное суммирование очередного отсчета входного сигнала.Сумматор 8 работает беэ внешней синхронизации, его выходные сигналы изменяются по мере изменения входных. Выборка выходных сигналов сумматора 8 в нужные моменты времени осуществляется синхронизацией последующих узлов. После И циклов многократного суммирования отсчетов сигнала у 1 Ь 1(где М определяет усреднение во времени) сигнал с восьмого выхода 22 распределителя импульсов 13 подает команду на включение коммутатора 14. Одновременно с первого выхода 15 поступает команда считывания из блока памяти 7. Полученное результирующее значение корреляционной функции поступает на выход коррелятора, Число й необходимо выбирать таким, чтобы операция деления полученно 25 30 35 40 сигналу на восьмой выходе 22, подает команду на обнуление третьего буферного регистра 9, после чего нулевые значения переписываются в блок памяти 7 по коман де с третьего выхода 17 распределителя импульсов 13, задержанной по отношению к выходному сигналу на девятом выходе 23 на время т 6. Коррелятор готов к вычислению. очередного значения корреляционной функции.Импульсы ГТИ 12, поступающие черезключ 11 на вход задания рабочего интервала распределителя импульсов 13, проходят нэ первый выход 15 через схему ИЛИ 30 и 51015 и,яп к сигнал на первом дыхог;г 15 нл гп"ь,л т 2, ссдержиляо третье э буферного регистра 9 переписывается в блок памяти 7 вместо прежнего значения.Этот же импульс ГТИ 12 поступаег на счетный вход счетчика 10 и уменьшает значение записанного туда кода на единицу. При следующем импульсе ГТИ 12 операция суммирования повторяется. Когда содержимое счетчика 10 станет равным нулю, после Ь сул,мирований отсчета сигнала у К Ьч, выходной сигнал счетчика 10 закрывает ключ 11 и импульсы ГТИ 12 не проходят на вход задания рабочего интервала распределителя импульсов 13, Таким образом, каждый отсчет сигнала)макс суммируется с содержимым блока памяти некоторое число раэ в зависимости от значения сигнала у(3(+а) Л т).После каждых с импульсов ГТИ 12 го результата сводилась к считыванию старших разрядов.Далее выходной сигнал на девятом выходе 23 распределителя импульсов 13, задержанный на время т;5 по отношению квыходной формирователь 34, на второй выход 16 - через элемент задержки 24 с временем задержки г 1 и выходной формирователь 35 и на третий выход 17 - через элементы задержки 24 и 25 с временем задержки т 1,г 2 соответственно,схему ИЛИ 31 и выходной формирователь Зб. Импульсы ГТИ 12, поступающие на.вход синхронизации распределителя импульсов 13, поступают на делитель импульсов 32 с коэффициентом деления смаке. С выхода делителя импульсов 32 импульсы проходят на четвертый выход 18 через выходной формирователь 37, на пятый выход 19 - через элемент задержки 26 с временем задержки тз и выходной формирователь 38, на шестой выход 20 - через элементы задержки 27 с временем задержки Г 4 и выходной формирователь 39, на седьмой выход 21 - через элементы задержки 27 и выходной формирователь 40, а также на вход счетчика цикла 33 с коэффициентом пересчета М, С выхода счетчика цикла 33 импульсы проходят на восьмой выход 22 через выходной формирователь 41, на первый выход 15 - через схему ИЛИ 30 и выходной формирователь 34, на девятый выход 23 - через элемент задержки 28 с временем задержки тв и выходной формирователь 42 и на третий выход 17 - через элементы задержки 28 и 29 с временем задержки тб, тв соответственно, схему ИЛИ 31 и выходной формирователь 36.Как следует из описания заявляемого устройства, оно проще прототипа и обеспечивает снижение аппаратурных затрат,Формула изобретения Устройство для определения заданной ординаты корреляционной функции, содержащее первый и второй буферные регистры, информационные входы которых являются входами устройства, блок памяти, выход которого соединен с первцм входом сумматора, мультиплексор, счетчик, преобразователь прямого кода в дополни ч а ю щ е е с я тем, что, с целью упрощения и снижения аппаратурных затрат, в 5 него введены генератор тактовых импульсов, регистр старших разрядов, ключ и эле 10 30 35 40 обнуления счетчика, пятый и шестой выходыраспределителя импульсов соединены с входами соответственно считывания и записи блока памяти, седьмой и восьмой выходы - с входами записи и обнуления третьего 15 20 тельный, третий буферный регистр, коммутатор и распределитель импульсов, о т л имент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом знаковые выходы первого и второго буферных регистров через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с управляющим входом мультиплексора, кодовый выход первого буферного регистра соединен с первым информационным входом мультиплексора и через преобразователь прямого кода в дополнительный - с вторым информационным входом мультиплексора, выход которого соединен с первым входом сумматора, выход которого через третий буферный регистр соединен с информационным входом блока памяти, выход которого соединен с вторым входом сумматора и через коммутатор - с выходом устройства, кодовый выход второго буферного регистра через регистр старших разрядов соединен с входом начальной установки счетчика, выход генератора тактовых импульсов соединен с вычитающим входом счетчика, с входом синхронизации распределителя импульсов и через ключ - с входом задания рабочего интервала распределителя импульсов, первый выход которого соединенс входами записи первого и второго буферных регистров, второй выход - с входами синхронизации преобразователя кода прямого о дополнительный и регистра старших разрядов, третий выход - с входом записи счетчика, четвертый выход - с первым управляющим входом ключа, второй управляющий вход которого соединен с выходом буферного регистра, а девятый выход - суправляющим входом коммутатора.1777152 гтрк дымдсЬат Л,ааиь Иу кые ремготрьЛмугк Мю 24Айюеьвгй, сеюрыРанююи У СюаыАюиг длиамюел 3 аюсъ Фаргургрюйрггжи Атака Имиамаль Р Фиг 4Составитель П.Драби Редактор Г,Бельская Техред М,Моргентал Корректор А.Козориз Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1 Заказ 4123 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГК 113035, Москва, Ж, Раушская наб 4/5