@ -разрядный распределитель импульсов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСН ИХРЕСПУБЛИН 9) (11) С 06 Г 1/04 Е ИЗОБРЕТЕНИЯ/ОПИСА Н АВТОРСК ыть введенияментов И-НЕи введенияелителя селекух эл иггер спред мультиплексора, дополнительного в каждый разряд тора.ил. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ МУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к области вычислительной техники и может ользовано в качестве многопрограммного циклического переключателя каналов. Отличительной особенностью устройства является обеспечение переменного периода в прямом и обратном направлении. Целью изобретения является расширение Функциональных возможностей. Поставленная цель достигается за счИзобретение относится к вычислительной технике и может быть использовано в качестве многопрограммногоциклического переключателя каналов,управляемого генератора кодовых последовательностей и делителя частоты с переменным коэффициентом деления в дискретных системах автоматического управления и обработки цифровой информации.Цель изобретения - расширениеФункциональных возможностей.На чертеже показан Н-разрядныйраспределитель импульсов.Распределитель импульсов содержитвходы 1 установки, входы 2 сброса,асинхронные КБ-триггеры 3, Формирователи 4 и 5 импульсов, селекторы6 и 7, элементы И-НЕ 8 и 9, мультиплексор 10, тактовый вход 11,группу 12 входов задания режимов,.группу 13 выходов,М-разрядный распределитель импульсов работает следующим образом.Перед началом работы распределителя в любом из возможных режимовпереключения его основные М-триггерыпо входам 1 и 2 устанавливаются в положении, соответствующие одной изкодовых комбинаций данного режимапереключения, а на его группе 12входов задания режимов устанавливается соответствующая комбинация еди- .ничных и нулевых логических уровнейпотенциалов. В зависимости от тре,буемого направления переключениявыходных каналов (Я+1)-ый управляющий триггер по входам 1 и 2 устанавливается в единичное или нулевое логическоеположение. При поступлении по тактовому входу 11 тактовых импульсов они проходят через те формирователи 4 и 5 импульсов, на информационных входах которых в данных тактах имеются единичные логические потенциалы, От их задних фронтов (спадов) в соответствующих формирователях 4 и 5 Формируются нулевые короткие импульсы, которые поступают к определенным (единичным или нулевым) информационным входам разрядных асинхронных триггеров и в зависимости от заданной циклограммы переключения при данном режиме подтверждают их первоначальные состояния или же переключают в противоположные состояния. 10 15 РО 25 О 35 4 О 45 5 О 55 В режиме прямого направления поочередного переключения выходныхканалов распределителя (И+1)-ыйтриггер по входам 1 и 2 устанавливается в единичное логическое состояние, В зависимости от требуемого числа единиц, потактно сдвигаемых поразрядам кольцевого распределителя,соответствующая группа основных триггеров также по входам 1 и 2 устанавливаются в единичные состояния, аостальные триггеры - в нулевые состояния, Ко всем входам группы 12 входов задания режима прикладываютсянулевые логическое потенциалы, Благодаря этому элементы И-НЕ 8 и 9 запираются по вторым входам и независимо от логических потенциалов переключаемых выходных каналов распределителя обеспечивают неизменное исходноелогическое состояние управляющего(И+1)-го триггера. При подаче тактовых импульсов ко входу 11 обеспечивается поочередный кольцевой сдвигвправо записанных в смежных раэрядахтриггеров логических единиц,Изменение числа логических единицв сдвигаемых кодовых комбинациях осуществляется изменением исходных состояний триггеров, т,е, изменениемчисла записанных в разрядах единиц,Режимы кольцевого сдвига предьарительно записанных в основных триггерах распределителя кодовых комбинаций в обратном направлении переключения выходных каналов создаются гри установке управляющего(11+1)го триггера в нулевое исходное состояние,Для создания автоматического переключения режимов к первому управляющему входу группы 12 прикладывается единичный логический потенциал, Это позволяет элементам И-НЕ8 и 9 управлять процессом автоматического реверсирования управляющего(3+1)-го триггера по единичным сигналам, поочередно выдаваемым от выхода первого разряда распределителяимпульс.ов и от выхода мультиплексора 10, А к адресным входам мультиплексора 10 прикладывается наборлогических нулевых и единичных потенпиалов, определяющий длину циклапереключения при данном режиме переключения,Так, например, для обеспечения полных циклов кольцевой циркуляции1231различных кодовых комбинаций по всей разрядности распределителя к адресным входам мультиплексора по входам12 прикладывается набор логич"ских потенциалов, обеспечивающий вь 5 ор последнего его информационного входа и тем самым подключение к его выходу прямого выхода триггера госледнего разряда распределителя,Для обеспечения сокращенных цик О лов различных кодовых комбинаций к адресным входам мультиплексора прикладываются соответствующие наборылогических потенциалов, обеспечивающие подключение к его выходу прямых 15 выходов триггеров соответствующих разрядов.формула изобретения20И-разрядный распределитель импульсов, содержащий в каждом разрядетриггер, два формирователя импульсов, причем выходы первого и второго формирователей импульсов в каждом раз- -25 ряде распределителя импульсов соединены соответственно с первым единичным и первым нулевым входами триггера, вторые единичные и вторые нулевые входы триггеров распределителя 30 импульсов являются соответственно входами установки и входами сброса распределителя импульсов, прямыевыходы триггеров являются соответственно выходами. распределителя импульсов, тактовый вход которого соединен с синхровходами формирователей импульсов, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей за. счет обеспечения прямых и обратных направлений всех возможных М-тактных режимов переключения выходных каналов при переменном периоде, в распределитель введен мультиплексор, два;элемента 45 И-НЕ, дополнительный триггер, а в каждый разряд распределителя введены два селектора, причем выходы первого и второго селекторов в каждом разряде,распределителя соединены с инфор мационными входами соответственно первого и второго формирователей импульсов, прямой выход дополнительного триггера соединен с первыми управляющими входами первых и вторых 55 селекторов всех разрядов распределителя, вторые управляющие входы которых соединены с инверсным выходом 495 4дополнительного триггера, первый вход группы входов задания режимов распределителя соединен с первыми входами первого и второго элементов И-НЕ, прямой выход первого разряда распределителя соединен с первым информационным входом первого селекто-,; ра второго разряда распределителя, с вторым информационным входом первого селектора и-го разряда и со вторым входом первого элемента И-НЕ, выход которого соединен с первым единичным входом дополнительного тригге-, ра, первый нулевой вход которого соединен с выходом мультиплексора, группа управляющих входов которого соединена с входами со второго по (и+1) -й группы входов задания режимов распределителя, второй единичный и вто, рой нулевой входы дополнительного триггера являются соответственно входами установки и сброса распределителя, первый информационный вход мультиплексора соединен с шиной нулевого потенциала распределителя, прямые выходы разрядов со второго по(и+1)-й распределителя соединены соответственно с первыми информационными входами первых селекторов последующих разрядов распределителя, с вторыми информационными входами первых селекторов предыдущих разрядов распределителя и с информационными входами со второго по (и)-й мультиплексора, прямой выход и-горазряда распределителя соединен с первым информационным входом первогоселектора первого разряда., с вторым информационным входом первого селектора (и)-го разряда и с и-м информационным входом мультиплексора, инверсный выход первого разряда распределителя соединен с первым информационным входом второго селектора второго разряда распределителя и с вторым информационным входом второго селектора и-го разряда распределителя, инверсные выходы разрядов с второго по (и)-й распределителя соединены соответственно с вторыми информационными входами первых селекторов предыдущих разрядов и с первыми информационными входами вторых селекторов последующих разрядов распределителя, инверсный выход и-го разряда распределителя соединен с первым информационным входом второгоказ Подпи а ССС 4/5 б. ское предприятие, г, Ужгород, ул, Проектная, 4 Производственно-полигр селектора первого разряда распределителя и с вторым информационным вхо 652/52 Тираж 671 НИИПИ Государственного комите по делам изобретений и открыт 13035, Москва, Ж, Раушская дом второго селектора (и)-го разряда распределителя.