Устройство задержки

(5)5 Н 0 ТВЕНЧЫЙ КОМИТЕТЕТЕНИЯМ И ОТКРЫТИЯМСССР аГОСУДАР ПО ИЗОБ ПРИ ГКН БРЕ ИЕИ Ен ОП ЕТЕЛЬС ВТОРСКОМУ 1(57) Изобретение относится к импульсной технике, вчастности к устройствам с широким диапазоном электронной регулировки временной задержкиинформации, и может быть использовано в радиолокации при цифровой обработке сигналов. Цель. изобретения - расширение диапазона задерживаемых сигналов при одновременном сокращении аппаратно-мощностных затрат. Изобретение позволяет производить задержку потока информационных сигналов длительностью т меньше х, т,е хи ( х. и периодом следования хс меньше хо 6 Р, т,е. хсл (хобР, где хобр - период обращения к блоку памяти. При этом сокращаются аппаратно-мощностные затраты, Устройство содержит синхронизатор 1, счетчик 2,1750036 адресный 3 счетчик, первый 4 и второй 5 формирователи, первый 6, второй 7 и третий 8 вентили, первый 9 и второй 10 регистры, коммутатор 11, блок 12 памяти, блок 13 обработки сигналов, первую 14, вторую 15. третью 16 и четвертную 11 тактовые шины,входную 18 и выходные 19 шины, Новым в устройстве являЬтся вновь введенные синхронизатор, счетчик, первый и второй формирователи," коммутатор, блок обработки сигналов и первая- четвертая тактовце ши- . ны, при этом первая тактовая шина соединенэ с первыми входами первого и второго вентилей и входами "Сдвиг" первого и второго регистров; третья тактовая шина соединена с входом первого формирователя,вторым входом синхронизатора и, первым входом третьего вентиля, четвертая такто вая шина соединена с вторым входом третьего вентиля, первый и второй выходы синхронизатора соединены с управляющими входами блока памяти, третий и пятый выходы синхронизатора соединены с вторыми входами первого и второго вентилей соответственно, первый и второй формирователи соединены последовательно, выход первого формирователя соединен со счетным входом счетчика, выход второго формиродителя соединен с установочным входом Изобретение относится к импульсной технике, в частности к устройствам с широким диапазоном электронной регулировки временной задержки информации, и может быть использовано в радиолокации при цифровой обработке сигналов,"Цель изобретения - расширение диапазона задерживаемых сигналов.На фиг. 1 изображена функциональная схема устройства; на фиг, 2 - временные.диаграммы, поясняющие принцип его рабо. ты; на фиг, 3 - один из вариантов функциональной схемы синхронизатора 1 для и = 4.Устройство содержит синхронизатор 1, счетчик 2, адресный счетчик 3, первый 4 и второй 5 формирователи, первый 6, второй 7 и третий 8 вентили, первый 9 и второй 10 регистры, коммутатор 11, блок 12 памяти, блок 13 обработки сигналов, первую-четвертую тактовые шины 14 - 17, входную 18 и выходные 19 шины..Первая тактовая шина 14 соединена спервцм входом синхронизатора, вторая тактовая шина 15 - с первыми входами первого 6 и второго 7 вентилей и входами"Сдвиг" первого 9 и второго 10 регистров.Третья тактовая шина 16 соединена с вхоадресного счетчика, информационны входы регистров соединены и подключены к входной шине, вход "Выбор режима" первого регистра подключен к третьему выходу синхронизатора, вход "Выбор режима" второго регистра подключен к пятому выходу синхронизатора, выход первого вентиля соединен с входом "Запись" первого регистра, выход второго вентиля соединен с входом "Запись" второго регистра, 0-входы первого и второго регистров соединены между собой соответственно и подключены к выходам блока памяти, выходы первого регистра соединены с первыми входами коммутатора, выхбды второго регистра соединены с вторыми входами коммутатора, управляющий вход которого подключен к четвертому выходу синхронизатора, выходы коммутатора соединены с информационными входами блока памяти, адресные входы которого подключены к выходам адресного счетчика, счетный вход которого подключен к выходу третьего вентиля, а О-входы адресного счетчика подключены к выходам счетчика, управляющий вход блока обработки подключен к четвертому выходу синхронизатора, выходы первого и второго регистров через блок обработки сигналов подключены к выходным шинам 3 ил,дом первого формирователя 4, вторым входом синхронизатора 1 и первым входом третьего вентиля 8. Четвертая тактовая шина 17 соединена с вторым входом третьего 5 вентиля 8. Первый и второй выходы синхронизатора 1 соединены с управляющими входами блока 12 памяти, третий и пятый выходы синхронизатора 1 соединены с вторыми входами первого 6 и второго 7 венти лей соответственно. Первый 4 и второй 5формирователи соединены последовательно, выход первого формирователя 4 - со счетным входом счетчика 2, выход второго формирователя 5 - с установочным входом 15 адресного счетчика 3, Информационныевходы регистров 9 и 10 соединены и подключены к входной 18 шине, Вход "Выбор режима" первого регистра 9 подключен к третьему выходу синхронизатора 1, Вход 20 "Выбор режима" второго регистра 10 подключен к пятому выходу синхронизатора 1.Выход первого вентиля 6 соединен с входом "Запись" первого регистра 9, выход второго вентиля 7- с входом "Запись" второго реги стра 10, 0-входы первого 9 и второго 10регистров соединены между собой соответственно и подключены к выходам блока 121750036 е: вателя 4, необходимую для того, чтобы вто. рой счетчик 2 установился. в новое состояние. Сигнал "Строб" разрешает также входами коммутатора 11, управляющий прохождение тактовых сигналов с четвервход которого подключен к четвертому вц той тактовой шины 18 через второй вход ходу синхронизатора 1. Выходы коммутато- . -. третьего вентиля 8, на счетный вход адресра 11 соединены с информационными.:; - ного счетчика 3, который подключен к аыховходами блока 12 памяти. адресные входМ. ду третьего вентиля 8, под действие коорых которого подключены к выходам адресногоадресный счетчик 3 производит перебор адресных ячеек блока 12 памяти, и разрешает и второго 10 регистров через блок.13 обра- тактовой шины, при этом на выходах синботки сигналов подключены к выходным хрониэатора 1 формируются синхронизишинам 19.рованные сигналом "Строб" следующиеУстройство при и - 4 работает следую- сигналы: первый выход- "Обращение" (общим образом, 20 ращение к блоку 12 памяти) четвертым В исходном состоянии первый 21. вто- формирователем; второй выход - "Считырой 2 и адресный 3 счетчики находятся в вание-зэпись" (считывание (запись из) в произвольном состоянии; При этом первый. блок 12 памяти) четвертым вентилем 23: 24 и второй 25 3-входовыеэлементЫ И; пер-. третий выход - "Выбор режима РГ 1" (вытом И 25, При помощи синхронизатора 1 вырэбание" к блоку 12 памяти, так как четвертый формирователь 22 удерживается в закрытываются также следующие сигналы: "Запись РГ 1" (запись информации йз блока 12. памяти в первый регистр 9) первым вентилем 6; "Запись РГ 2" (запись информации из него не записывается и из него не считываблока 12 памяти во второй регистр 10) втоется. Информация на выходе устройства отсутствует.40 рым вентилем 7.С приходом импульса "Строб" на Под действием сигналов типа "Меэндр", третью тактовую шину 16, которая соедине- поступающих на вторую тактовую шину 15, на с входами первого 4. третьего 20 и чет,- которая соединена с первыми входами йервертого 22 формирователей и первым вого 6 и второго 7 вентилей и входами входом третьего вентиля 8. третий формиро-" 45 "Сдвит" первого 9 и второго 10 регистров,ватель 20 по переднему фронту этого им- производится сдвиг аходной информации, пульса вырабатывает сигнал установки поступающей на входную шину 18, в первом 9 и втором 10 регистрах сдвига, При этом первые (нечетные) и элементов этой инфорпервого счетчика 21 в нулевое состояние. Одновременно этим сигналом запускаются мэции записываются во второй регистр 10 рые соединены последовательно, Первый а из него параллельным кодом - в первую памяти. Выходы первого регистра 9 соединены с первымивходами коммутатора 11, выходы второго регистра 10 - с вторыми счетчика 3, счетный вход которого подклю чен к выходу третьего 8 вентиля. 0-входы адресного счетчика 3 подключены к выходам счетчика 2. Упрэвляощий вход блОха 13 обработки йодключен к четвертому выходу синхронизатора 1, Выходы первого 9, 15 вый 6, второй 7 и четвертый 23 вентили; 25первый 9 и второй 10 регистры, коммутатор11 и блок 13 обработки сигналов работают в обычном рабочем режиме. Адресный счетчик 3 не считает импульсов, так как третий вентиль 8 закрыт и на его выход не поступа ют сигналы с четвертой тактовой шины 17, Не вырабатывается также сигнал "Обращетом состоянии сигналом, присутствующим 35на третьей тактовой шине 16. Так как к блоку12 памяти нет обращения, то информация в первый 4 и второй 5 формирователи, кото формирователь 5 добавляет единицу к текущему состоянию второго счетчика 2, а второй формирователь 5 устанавливаетадресный счетчик 3 в состояние. соответст вующее вновь установившемуся состояниювторого счетчика 2 Второй формирователь 5 обеспечивает также задержку сигнала "Установка" адресного счетчика 3 относительно сигнала на выходе первого формиро работу четвертого формирователя 22, вьрэбатывающего сигналы "Обращение" к блоку 12 памяти.Первый счетчик 21 считает импульсы, поступающие на его счетный вход"спервой бор "режима работы первого регистра 9) первым 3-входовым элементом И 24; четвертый выход - "Считывание из РГ 11 РГ 2"(считывание информации из первого/второго регистра и запись ее в блок 12 памяти) триггером 26; пятый выход - "Выбор режима РГ 2" (выбор режима работы второго регистра 10) вторым 3-входовым элемен(нечетную) ячейку блока 12 памяти, из которой предварительно была считана в первый регистр 9 информация, записанная туда ранее в предыдущем цикле обращения. Последующие (четные) л элементов этой информации записываются в первый регистр.9, а из него параллельным кодом - во .вторую (четную) ячейку блока 12 памяти, из которой предварительно была считана вовторой регистр 10 информация, записанная туда ранее в предыдущем цикле обращения. Запись и считывание информации из первого 9 и второго 10 регистров в блок 12 памяти и обратно осуществляется путем изменения режимов .работы регистров (" Сдвиг" или "Запись" ) под действием сигналов, поступающих с выходов первого 24 и второго 25 3-входовых элементов И на соответствующие входы этих регистров, а также сигналов "Запись-считывание" и "Обращение", поступающих с выходов четвертого вентиля 23 и четвертого формирователя 22 насоответствующие входы блока 12 памяти.Коммутация выходов первого 9 и второго 10 регистров с информационными входами блока 12 памяти осуществляется сигналами с выходов триггера 26 посредством коммутатора 11. В блоке 12 памяти перебирается определенное число ячеек, которое определяется длительностью сигнала "Строб" Т и тактовых сигналов т, поступающих на четвертый тактовый вход 17, Число ячеек М можно определить по следующей формуле Т = йс,Таким образом, разбив входную информацию на группы, содержащие по и такто,вых. элементов, и разделив при помощи первого 9 и второго 10 регистров эту информацию на два потока (нечетный и четный), преобразовав ее из последбвательйого кода в параллельный при помощи этих регистров и осуществив задержку полученного кода путем запОминания в блоке 12 памяти с последующим считыванием из него, через время, определяемое периодом следования сигнала "Строб", поступающего на третью тактовую шину 16, произведя обратное преобразование этой информации иэ параллельного кода в последовательный путем считывания ее из блока.12 памятййзаписи ее в первый 9 и второй 10 регистры и обьединив эти потоки на выходе устройства припомощи блока обработки сйгналов, удалось осуществить задержку сигналов с более высокой точностью с меньшими аппаратномощностными затратами.При этом перебор ячеек блока 12 памяти осуществляется при помощи адресного счетчика 3 со сдвигом на одну ячейку начального адреса при каждом новом цикле обращения к блоку 12 йамяти (т,епри каждом очередном появлении сигнала "Строб" ), Сдвиг ячейки начального адреса осуществляется вторым счетчиком 2, содержимое которого каждый раз с приходом импульса "Строб" увеличивается на единицу. Таким образом, нечетные и элементов записываются через второй регистр 10 в нечетные ячейки блока 12 памяти и должны из них считываться во второй регистр при следуощем цикле обращения. Это возможно лишьв том случае, если производить считываниеиз блока памяти со сдвигоМ на одну ячейку5 при каждом новом цикле обращения, Аналогично для четных элементов,На диаграмме изображены входныесигналы, условно разбитые на группы, содержащие по четыре тактовых элемента: в10 .1-й группе 0001, во 2-й 0010 и в 3-й 0110,На диаграмме 28 представлены тактовые импульсы, поступающие на первую 14 ивторую 15 тактовые шины,На диаграммах 29-31 показаны выход 15 ные сигналы первого, второго и третьегоразрядов первого счетчика 21. Пунктиромпоказан сигнал на инверсном выходе третьего разряда этого счетчика.На диаграммах 32 и 33 изображены сиг 20 наль 1, постуйающие.с выходов первого 24 ивторого 25 3-входовых элементов И соответственно на входы "Выбор режима" первого9 и второго 10 регистров.На диаграмме 34 представлены сйгналы25 "Обращение" к блоку памяти, на диаграмме35 - , сигналы, поступающие на вход коммутатора 11 с прямого выхода триггера 26(пунктиром - инверснь 1 й ему сигнал), надиаграмме 36 - сигналы "Запись-считыва 30 ние", .поступающие с выхода четвертоговентиля 23 на соответствующий вход блока12 памяти, на диаграмме 37 - выходныесигналы, а на диаграмме 38 - сигнал"Строб", поступающий на третью тактовую35 шину,Первый 21, второй 2 и адресный 3 счетчики могут быть выполнены, например, намикросхемах 155 ИЕ 7, первый 4, второй 5,третий 20 и четвертый 22 формирователи -40 на микросхемах 155 АГ 1 (155 АГЗ). первый 6,второй 7, третий 8 и четвертый 23 вентили -на микросхеме 155 ЛАЗ, а первый 9 и второй10 регистры - на микросхемах 155 ИР 1.В качестве коммутатора 11 можно ис 45 пользовать микросхемы 533 КП 16, Блок 12памяти может быть реализован на микросхемах К 541 РУ 2. Блок обработки 13 сигналов может быть выполнен аналогичнокоммутатору 11 с использованием микро 50 схем 533 КП 16. В качестве первого 24 и второго 25 3-входовых элементов И могут бытьиспользованы элементы микросхемы155 ЛА 4, а в качестве триггера 26 - микросхемы 155 ТМ 2.55 Таким образом, разбив входную информацию на группы. содержащие по и тактовых элементов, и разделив при помощипервого 9 и второго 10 регистров эту информацию на два потока (нечетный и четный),преобразовав ее из последовательного кода1750036 10 9в параллельный при поМощи этих регистров его вентиля, первый и второй выходы синхи осуществив задержку полученного кода рониэатора соединены с управляющими путем запоминания в блоке 12 памятй с по- входами блока памяти, третий и пятый выхоследующим считыванием из него, через вре- ды синхронизатора соединены с вторыми мя, определяемое периодом следования 5 входами первого и второго вентилей соотсигнала "Строб", поступающего на третью ветственно, первый и второй формироватетактовую шину 16, произведя обратное пре- ли соединены последовательно, выход образование этой информации иэ парал- первого формирователя соединен со счетлельного кода в последовательный путем нымвходомсчетчика, вцходвторогоформисчитывания ее иэ блока 12 памяти и записи 10 рователя соединен с установочным входом ее в первый 9 и второй 10 регистры и обье- адресного счетчика, информационные входинив эти потоки на вцходе устройства при ды регистров соединены и подключены к помощи блока обработки сигналов, удалось входной шине, вход "Выбор режима" перво- осуществить задержку сигналов с более вы- го регистра подключен к третьему выходу сокой точностью, с меньшими аппаратно синхронизатора, вход "Выбор режима" втомощностными затратами, что выгодно рого регистра подключен к пятому выходу отличает предлагаемое устройство от изве- синхронизатора, выход первого вентиля состного. единен с входом "Запись" первого регистра,Формула иэобрете,ния выход йторого вентиля соединен с входом устройство задержки, содержащее три 20 "Запись" второго регистра, 0-входы перво- вентиля; два регистра. адресный счетчик, го и второго регистров соединены между блок памяти, входную и выходную шины, собой соответственно и подключены к выхоо т л и ч а ю щ е е с я тем, что, с целью дам блока памяти, выходы первого регистра расширения диапазона задерживаемых соединены с первыми входами коммутатосигналов, при одновременном сокращении 25 ра, выходы второго регистра соединены с аппаратно-мощностных затрат, в него вве- вторыми входами коммутатора, управляюдены синхронизатор. счетчик, первый и вто- щит вход которого подключен к четвертому рой формирователи, коммутатор, блок выходу синхронизатора, выходы коммутатаобработки сигналов, первая, вторая; третья ра соединены с информационными входами ичетвертаятактоваяшины,призтомпервая 30 блока памяти, адресные входы которого тактовая шина соединена с первым входом подключены к выходамадресного счетчика, синхронизатора. вторая тактовая шина сое- счетный вход которого подключен к выходу динена с первыми входами первого и второ- третьего вентиля, а О-входы адресного счетго вентилей и входами "Сдвиг",первого и чика подключены к выходам счетчика, упвторогорегистров,третьятактоваяшинасо равляющий вход блока обработки единена с входом первого формирователя, подключен к четвертому выходу синхрони- с вторым входом синхронизатора и первым затора. выходы первого и второго регистров входом третьего вентиля, четвертая такто- через блок обработки сигналов подключены вая шина соединена с вторым входом треть- к выходным шинам,401750036 зг дюкод ГМюгФ з"гж ФигЗСоставитель И.ПоставнинаЛазаренко Техред М.Моргентал Корректор З.Лончэ едак роизводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Заказ 2603 Тираж Подписное, ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж-З 5, Рэушская наб., 4(б