Устройство для вычисления коэффициентов фурье

.(Й ) 2399619/18-24 М. Кл. 6 06 Е 15/34 йауаарственньб аемтат сосо в делам нэабрвтен а аткрытнйединением заявки риоритет ллетеньОпубликовано 05.03,79,53) УД 681,18,8) ата опубликования описания 05,03 бретеииа Осипенко, В, И. Родзин, В. П. Стенпковск 10, М. Молочников и В, Н. Тимофее) УСТРОЙСГВО ВЫЧИСЛЕНИЯ КОЭФФИЦИЕНТОВ ФУРЬЕ дый из которых состоит нз группы взвешивающих резисторов и интегратора, управляющие входй ийтеграторов всех вычислительных, блоков соединены вместе и подключены к соответствующему выходу блока управления, блок элементов И, выход которого является основными выходами устройства, а дополнительные выходы через блок функционального преобразования соедине.ны с дополнительными выходами устройства, управляющий вход блока элементов И подсоеди. ф нен к соответствующему выходу блока управления.Недостатком известного устройства являетсянизкая точность вычисления коэффициентов Фурье повторяющихся сигналов и, в часпюсти, сигналов с высокочастотным заполнением при их отображени.и рядами Фурье в заданном базисе функций, обусловленные большой инерционностью вычислительных каналов и отсутствием накопления информапии о законе изменения ис.ходного сигнала на протяжении всей длительности реализации.Цель изобретеничислення козффициеИзобретение относится к дискретно-аналоговой специализироваиной вычислительной техникеможет быть использовано в радиотехнике, элект-"росвязи и измерительной технике для вычислениякоэффициентов ряда Фурье в заданном базисефункций (например, в базисе тригонометри.ческих функций, прямоугольных ортогональныхфункций, функций Уолша, Хаара и др.),Известно устройство для вычисления козф.фициентов Фурье, 111, содержащее масштабныйблок, интегрирующие блоки, элементы НЕ, И инабора суммирующих резисторов,Наиболее близко к предлагаемому устрой.ство для вьгчисления коэффициентов Фурье 121,содержащее масштабный блок, вход которогоявляется входом устройства, блок управления,блок регулирования режима реверсивного коммутатора вертикальных каналов, реверсивныйкоммутатор вертикальных каналов, два входакоторого соединены с соответствующими выхо.дами блока регулирования режима реверсивногокоммутатора вертикальных каналов, блок распределения с подсоединенными к нему сигналь.ными входами 2 п вычислительных блоков, каж. я - повышение точности вынтов Фурье.Поставленная цель достигается тем, что в устройство введены последовательно соединен ные регулируемый делитель частоты и формиро. ватель тактовых импульсов, управляющий вход которого соединен с дополнительным выходом блока управления, а выход подключен к инфор. мационному Входу реверсивного коммутатора вертикальных каналов, последовательно соединенные регулируемый умножитель частоты, формирователь импульсов начала отсчета, узел управления и преобразователь исходного сигнала, выход которого подсоединен к сигнальному входу блока селекции, сигнальные выходы и выходы управления которого подсоединены к соответствующим входам блока распределения, управ. ляющие входы вертикальных каналов блока селекции соединены с выходами реверсивного коммутатора вертикальных, каналов н управляющие входы горизонтальных каналов блока селекции соединены с выходами реверсивного коммутатора горизонтальных каналов, соединенного с блоком регулирования режима реверсивного комму. татора горизонтальных каналов, информационные входы блока регулирования режима реверсивного коммутатора вертикальных каналов соединены с первым и последним выходами реверсивного коммутатора вертикальных каналов, при этом каждый иэ 2 п вычислительных блоков до. полнительно содержит многовходовый фазоинверсный узел, входы которого соединены с выходами взвешивающих резисторов группы, двухка. иальный коммутатор, выход которого соединен с соответствующим входом интегратора, а управля. ющие входы через узел регулирования режима подключены к выходам управления блока рас. пределения, первый узел памяти, вход которого подсоединен к выходу интегратора, а управляющие входы первых узлов памяти всех вычислительных блоков соединены вместе и подключены к соответствующему выходу блока управления, и Второй узел памяти, вход которого соединен с выходом первого узла памяти, выход соединен с соответствующим входом блока элементов И, а управляющие входы вторых узлов памяти всех вычислительных блоков соединены вместе и под. ключены к соответствующему выходу блока управления, причем соответствующие выходы масштабного блока соединены со входами регулируемого делителя частоты, регулируемого умно. жителя частоты и преобразователя исходного сигнала, а управляющий вход блока управления соединен с соответствующим выходом реверсив. ного коммутатора гориэонатльных каналов,На чертеже представлена структурная схема устройства,Устройство для вычисления коэффициентов Фурье со входом 1 содержит масштабный блок 2, регулируемый делитель 3 частоты, формирова /651348 в случае тригонометрического базиса, или опера.ции Д пВд (п=, "11111 40 45 в случае любого другого базиса, дополнительные выходы 27 устройства.Устройство работает следующим образом.Исследуемый сигнал с интервалом повторе. ния Т через вход 1 и масштабный блок 2 посту. пает на сигнальные входы регулируемого делителя 3 частоты, регулируемого умножителя 5 частоты и преобразователя 8 исходного сигнала. Из колебаний, получаемых в результате деления частоты повторения исходного сигнала в заданное число раэ в регулируемом делителе 3 частоты, в формирователе 4 формируются тактовые импульсы, которые поступают на информационный вход реверсивного коммутатора 9 вертикальных каналов, а из колебаний, получаемых в результате умяожения частоты повторения исходного ситнала в заданное число раз - " - в 4 ппг+1 регулируемомумножителе 5 частоты, в формиротель 4 тактовых импульсов, регулируемый умно житель 5 частоты, формирователь 6 импульсов начала отсчета, узел 7 управления, преобразователь 8 исходного сигнала, состоящий из связан ных по своим входам и выходам двух управляемых запоминающих ячеек, реверсивный коммутатор 9 вертикальных каналов, блок 10 регулиро.вания режима реверсивного коммутатора верти.кальных каналов, реверсивньтй коммутатор 11 1 п горизонтальных каналов, блок 12 регулированиярежима реверсивного коммутатора горизонтальных каналов, блок 13 селекции, блок 14 распре.деления, блок 15 управления, вычислительные блоки 16, и 16 г 16 гь- 16 , состоящие из 1 з группы 17, и 17 г, , 17 и 17 взвешивающих резисторов, многовходовых фазоинверсных узлов 18, и 18 г,18 , и 18 и, двухка.нальных коммутаторов 19, и 192, , 19 пи 192 п узлов 20, и 20 г20 п 1 и 20,регулирования режима двухканальных коммута.торов по закону изменения знаков соответствую.щих четных и нечетных функций заданного ба-зиса интеграторов 211 н 21 г 21 ф и 21 и, первых и вторых узлов 22 22 г, 2 ф 22 ., 22 ап, н 231 23 г " 23 дк23 Уппамяти соответственно, блок 24 элементов И, управляющие входы которых соединены вместе и подключены к управляющему входу блока, основные выходы 25, и 25 г устройства, функцио. Зф нальный преобразователь 26, выполняющий опе.рациивателе 6 импульсов начала отсчета формируютсяреперные импульсы, которые поступают на информационный вход узла 7 управления.Под,воздействием реперных импульсов узла 7управления преобразователь 8 исходного сигналав момент начала каждого реперного импульсаодновременно запоминает и считывает до началаследующего реперного импульса одно мгновенноезначение исходного сигнала. В результате этого наего выходе формируется копия сигнала с интервалом повторения (пгп+1) Т, которая поступает насигнальный вход. блока 13 селекций,Под воздействием тактовых импульсов ре.версивный коммутатор 9 вертикальных каналов,прямой и обратный ходы которого управляютсяблоком 10 регулирования режима реверсивногокоммутатора вертикальных каналов, вырабаты.вает опросные импульсы, которые поступают навертикальные входы блока 13 селекции, Одновременно с этим под воздействием опросньгхимпульсов реверсивного коммутатора 9 вертикальных каналов, снимаемых с его первого ипоследнего выходов, реверсивный коммутатор 11горизонтальных каналов, прямой и обратный ходы которого управляются блоком 12 регулирова.ния режима реверсивного коммутатора горизонтальных каналов, вырабатывает опросные импульсы, которые поступают на горизонтальныевходй блока 13 селекции, При этом совпадениево времени на вертикальных и горизонтальныхвходах блока 13 селекции опросных импульсовреверсивного коммутатора 9 вертикальных кана.лов и реверсивного коммутатора 11 горизонтальных каналов приводит к появлению на соответствующих выходах управления и сигнальныхвыходах блока 13 селекции управляющих импульсов и выборок копии сигнала, которые черезблок 14 распределения поступают на соответ.ствующие управляющие и сигнальные входы 2 п, вычислительных блоков 16, и 16 г16 р 16 Врезультате этого выборки копии сигнала, проходячерез группы 17, и 17 г .,17 гпи 17 явзвешивающих резисторов, многовходовые фазо.инверсные узлы 18, и 1818, и 18 ъп идвухканальные коммутаторы 19, и 19,. 19,1 и 19, режимы работы которых упавляются узлами 20 и 20 г 20и 20 япрегулирования режима по закону изменениязнаков соответствующих четных и нечетных.функций заданного базиса, интегрируются в интеграторах 21, и 2121, и 21 сосбросом.По истечении интервала времени (пгп+1)Топросный импульс с первого канала реверсивногокоммутатора 11 горизонтальных каналов запускает блок 15 управления,Вырабатываемые в блоке 15 управления импульсы поступают на управляющие входы формирователя 4 тактовых импульсов, интеграторов21 21 г 21 п 1 и 21 а, со сбросом первыхи вторых узлов 2222 г22, 22 и и23 23 23 п , 23 п памяти и бло.ка 24 элементов И, После сброса накопленныхзначений в интеграторах 21 21 г,21 и21 открывается формирователь 4 тактовых им.пульсов, и тактовые импульсы снова начинают по.ступать на информационный вход реверсивного ком.1 ч мутатора 9 вертикальных каналов. В результатеэтого. повторяется описанный цикл вычислениякоэффициентов Фурье,После перезаписи во вторые узлы 2323 г-23 и 23 яппамяти зафиксированных1в первых узлах 22 22 г 22 япи 22 янпамяти вычисленных значений последние сновапереводятся в режим слежения за накапли.ваемыми значениями в интеграторах 2121 г, 21 г, 1 и 21 п . Одновременно с этимвторые узлы 23 23 23 г 1 и 23 дгт памятипереводятся из режима записи новых значений врежим их считывания через блок 24 элементов Ина основные выходы 25, и 25, устройства и черезблок 26 функционального преобразования до-.2 полнительные выходы 27 устройства.Изобретение позволяет существенно повыситьточность вычисления коэффициентов Фурье пов.торяющихся сигналов и сигналов с высокочастотным заполнением при отображении этих сигналоврядами Фурье в любом заданном базисе функцийвследствие преобразования частоты повторения(или несущей частоты) сигнала в сторону нижнихчастот без использования источника опорной частоты, В результате этого повышается. достовер ность вычисления коэффициентов Фурье в задан.ном базисе функций и расширяется сфера приме.пения устройства, что приводит к улучшению еготехнических и эксплутационных характеристик,Формула изобретения Устройство для вычисления коэффициентовФурье, содержащее масштабный блок, вход кото.4 рого является входом устройства, блок управле., ния, блок регулирования режима реверсивногокоммутатора вертикальных каналов, реверсив ный коммутатор вертикальных каналов, два входа которого соединены с соответствующими высоходами блока регулирования режима реверсив.ного коммутатора вертикальных каналов, блок распределения с подсоединенными к нему сиг нальными входами 2 п вычислительных блоков, каждый из которых состоит из группы взвешиваемых резисторов и интегратора, управляющие входы интеграторов всех вычислительных блоков соединены вместе и подключены к соответствующему выходу блока управления, блок элементовИ, основные выходы которого являются основ.ными выходами устройства, а дополнительные выходы через блок функционального преобразо.вания соединены с дополнительными выходами устройства, управляющий вход блока элементов И подсоединен к соответстующему выходу блока управленйя, о т л и ч а-ю щ е е с я ттем," что, с целью повышения точности вычисления коэффи циентов Фурье, в него введены последовательно соединенные регулируемый делитель частоты и формирователь тактовых импульсов, управляю щий вход которого соединен с дополнительным выходом блока управления, а выход подключен к информационному входу реверсивного коммута.тора вертикальных канало, последовательно соединенные регулируемый умножитель частоты, формирователь импульсов начала отсчета, узел управления и преобразователь исходного сигнала, выход которого подсоединен к сигнальному вхо.ду блока селекции, сигнальные выходы н выходы управления которого подооедйнены к соответ.ствующим входам блока распределения, управляющие входы вертикальных каналов блока се. " - лекций"соедйнены с выходами реверсивного коммутатора вертикальных каналов н управляющие входы горизонтальных каналов блока селекции соединены с выходами реверсивного коммутатора горизонтальных каналов, соединенного с блоком регулирования режима реверсивного коммутатора горизонтальных каналов, информа.ционные входы блока регулирования режима реверсивного коммутатора вертикальных каналов соединены с первым и последним выходами ре.версивного коммутатора вертикальных каналов,при этом каждый из 2 п вычислительных блоков дополнительно содержит многовходовый фаэоинверсный узел, входы которого соединены с выхо.дами взвешивающих резисторов группы, двухкаэ нальный коммутатор, выход которого соединен ссоответствующим входом интегратора, а управля.ющие входы через- узел регулирования режима подключены к вьиодам управления блока распределения, первый узел памяти, вход которого 1 О подсоединен к выходу интегратора, а управляю.щие входы первых узлов памяти всех вычис.лительных блоков соединены вместе и подключены к соответствующему выходу блока управления, и второй узел памяти, вход которого соеди 1 ф нен с выходом первого узла памяти, выходсоединен с соответствующим входом блока эле.ментов И, а управляющие входы вторых узлов памяти всех вычислительных блоков соединены вместе и подключены к соответствующему вьио. о ду блока управления, причем соответствующиевыходы масштабного блока соединены со входа.мн регулируемого делителя частоты, регулируемого умножителя частоты и преобразователя исходного сигнала, а управляющий вход блока 25 управления соединен с соответствующим выходом реверсивного коммутатора горизонтальных каналов. Источники информации, принятые во внимаЗф ние цри экспертизе 1. Авторское свидетельство СССР У 480993, 6 01 й 23/16, 1973, 2, Авторское свидетельство СССР Иф 456226, 6 01 В 23/00,1973.3. Федото да 9 Подписноедарственного комитета СССРзобретений и открытийЖ, Раушская набд. 4/5 П Патент г. У л, Проехтн илиал акая 807/46, Тираж 77 Ц 11 ИИПИ Госу по делам 113035, Моска