Устройство для отладки микропроцессорных систем
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
73585614, второй 1 1 17 элементымент ИЛИ 19.моделировать процессорной тирования на 1 ил. 45, третий 16 и четвертый И, одновибратор 18, эле" Устройство позволяет функционирование много системы на этапе проекоснове смесей команд.Изобретение относится к вычислительной технике и может использоваться для отладки. многопроцессорных 15вычислительных систем,Цель изобретения - расширениефункциональных возможностей устройства за счет возможности контроляхода программы многопроцессорных 2 Осистем,На чертеже представлена функциональная схема устройства,Устройство. содержит два блока памяти 1.1 и 1.2, тактовый генератор 2, 25блок 3 индикации, два сумматора 4,1и 4,2, два счетчика, 5,1 и 5,2, дватриггера пуска 6.1 и 6,2, два триг"гера 7,1 и 7,2 занятости ресурса,два триггера 6, и 8.2 останова, 30два преобразователя 9,1 и 9.2 кодакоманды в код времени, два дешифратора 10,1 и 10.2, блок 11 сравнения, коммутаторы 12,1, 12.2 и 13,элементы И 14-17 одновибратор 18,элемент ИЛИ 19, группу входов 20,тактовый вход 21, группу выходов22,1 первого блока памяти, группувходов 22,2 второго блока памяти, выходы тактового генератора 23.1-23,4,Устройство раббтает следующимобразом,1В исходном состоянии все элементыпамяти, за исключением блоков 1.1и 12 памяти, обнулены (цепи установки в исходное состояние не показаны) .Блоки 1,1 и 1.2 памяти могут со"держать смеси команд, сгенерированные генератором псевдослучайных по"следовательностей и сформированныев соответствии с заданными характеристиками, (тип команды, формат,. удельное соотношение типов команд),Данные смеси по своим параметрамблизки к реальным программам функцио"55. нирования мультипрограммных или.мно- .гопроцессорных систем, Блоки 1.1 и З:;Ф1,2 памяти могут содержать реальные%программы, инициирующие процессыв мультипрограммных или многопроцессорных системах.Для определенности зададимся тем,цто в блоке 1,1 памяти помещена смеськоманд, моделирующая программу функ"ционирования первого процессора, ав блоке 1,2 памяти. находится смеськоманд, моделирующая программу функционирования второго процессора,например, в двухпроцессорной системе,Для моделирования обращения программы к ресурсам в смеси помещаютсякоманды-вставки "Запрос ресурса"и "Освобождение ресурса". Места обращений и освобождения ресурса выбираются случайным образом, при условии, что команда "Освобождения ре"сурса" может помещаться в испытательную программу только после соответствующей команды "Занятие ресурса". Моделирование функционированиянескольких процессов с общим ресурсом и оценка временных затрат приэтом в данном устройстве осуществляется следующим образом,В зависимости от размерности программ, помещенных в блоки 1. и 1.2памяти, на группу 20 входов. устройства подается код числа максималь"ного адреса, который по управляющему.сигналу. "Пуск" с входа 21 устройствазапишется в счетчики 5.1 и 5.2 ад"реса.По сигналу "Пуск" с входа 21.устройства триггеры 6. и 6.2 переводятся в единичное состояние Сигнал сих единичных выходов через элементИЛИ 19 запустит тактовый генератор 2Фкоторый начинает генерировать четыренеперекрывающиеся последовательностиимпульсов,Первые тактовые импульсы с выхода23,1 тактового генератора 2 поступаютна счетные входы счетчиков 5,1 и 5,2адреса и по заднему фронту будут изме"нять код адреса на их группах выходов.35856 517По данным адресам иэ блоков 1,1 и 1.2начинают считываться коды команд, которые поступают на соответствующиепреобразователи 9.1 и 9.2 кодов, Пре-,образователи 9,1 и 9,2 работают в соответствии с функциеи Г ; С К - ( Т,т.е, каждой считанной команре ставится в соответствие код приведенноговремени выполнения системой даннойкоманды, Коды приведенного временипоступают соответственно на коммутаторы 12,1 и 12,2,Так как на единичных выходах триггеров 8,1 и 8.2 присутствуют сигналылогического "0", то по инверсным входам коды .приведенного времени черезкоммутаторы 12,1 и 12,2 поступают насоответствующие сумматоры 4.1 и 4,2,где по четвертому тактовому импульсу с входа 23.3 тактового генератора 2 происходит сложение и запоминание накопленной информации, Коды суммвремен функционирования процессоровсравниваются в блоке 11 сравнения,Так как производительность многопроцессорных систем оценивают по времени обработки наиболее большой программы, то блок 11 сравнения выработает управляющий сигнал на своем выхо.де АВ, если время обработки программы первым процессором больше,чем вторым, и, наоборот, управляющийсигнал будет на выходе А ( В в случае, если время второго процессабольше, чем первого.В соответствии с этими сигналамина группе выходов коммутатора 13 попервому тактовому сигналу с выхода23,1 тактового генератора 2 появитсяинформация либо с группы выходов сумматора 4,1, либо с группы выходов сумматора 4,2, По тактовому импульсу свыхода 23.3 тактовогогенератора 2 информация о времени работы многопроцессорной системы поступит в блок 3индикации, где запишется в регистр 28и отобразится на группе 28 элементовиндикации, В многопроцессорных системах значительное влияние на произ"водительность оказывают конфликтныеситуации, общий ресурс требуется одновременно нескольким процессораи,в этом случае запрашивающий процесспри занятом ресурсе прекращает об"работку команд программы до тех пор;пока данный ресурс не освободится.Конфликтная ситуация в данном .устройстве контролируется следующийобразом,6Предположим, что в первый моментвремени функционирования устройстваиэ блока 1.1 памяти будет считан кодкоманды "Запрос ресурса", данныйкод с группы выходов блока 1,1 памяти поступит на группу входов дешифратора 10,1,. у которого на выходе24.1 при этом коде появится управ 1 Оляющий сигнал,. устанавливающий поприходу второго импульса с выхода23,2 тактового генератора 2, триггер7.1 занятости ресурса в единичноесостояние, на его единичном выходеустанавливается сигнал логической15"1", Данный триггер 7,1 будет в единичном состоянии до прихода на груп"пу входов дешифратора 10,1 команды"вставки "Освобождение ресурсов",тогда сигнал с выхода 24,2 триггера7, будет обнулен по В.-входу, В интервале,между двумя командами-встав"ками "Занять" и "Освободить" находятся команды работы с данным ре"5 сурсом,В случае запроса ресурса вторымпроцессом, когда ресурс занят первымпроцессом (интервал времени междукомандами Занят ресурс и "Освободить ресурс"), команда "Запрос ресурса" вторым процессом считывается из блока 1,2 памяти, решифрируетсядешифратором 10,2 и сигналом с выхода25.1 по приходу второго импульса свыхода 23,2 генератора 2 установит35 триггер 7,2 в единичное состояние,Сигнал с единичного выхода триггера7,2 поступит на второй вход элементаИ 4, на первом входе которого присутствует потенциальный сигнал с еди 40 ничного выхода триггера 7,1,. По третьему импульсу с выхода 23,3,тактовогогенератора 2 сигнал с выхода элемента И 14 установит триггер 8,2 остано"ва в единичное состояние,4 Сигнал логической единицы с единичного выхода триггера 8,2 подаетсяна инверсный запрещающий вход счетчи" .ка 5,2, тем самым не разрешает раба"ту счетчика 5,2 по счетному входу,50 смена кодов адресов на группе выхо"дов этого счетчика прекращается, счи"тывайие кодов команд иэ блока 1,2памяти приостанавливается, Сигнал сединичного выхода триггера 8,2. сос"55 танова поступае также на управляющие входы коммутатора 12,2, По. ин"версному входу закрывается коммутатор 12.2,для поступления коров35856 8ратор 10.1 вырабатывает сигнал поприходу второго импульса с выхода23.2 тактового генератора 2, устанавливающий триггер 7,1 в единичное состояние, Сигнал логической "1"поступает на второй вход элементаИ 17,.на первом входе также присутствует сигнал логической "1" повы- .шенной длительности.Ю 1 процесса с преобразователя 9;2, а по.прямому входу открывается пропуском на группу. входов сумматора 4,2 кодов приведенного времени ко" манд первого процесса, Тем самым сум матор 4,2 к сумме времени обработки вторым процессом программы прибавит время простоя данного процесса в связи с занятым ресурсом, Это время простоя будет определяться количеством команд работы ресурса с первым .процессом с момента прихода, запроса "Занять ресурс" от второго процесса т.е, останова отчитывания команд второй программй) до ко"- манды "Освобождение ресурса" первым процессом, когда второй процесс начинает обрабатывать вновь свои команды, работая с ресурсом,При считывании команды "Освободить ресурс" из блока 1,1 в памяти дешифратор на выходе 24,2 сформирует сигнал обнуляющий триггер 7.1 (ресурс освобожден), сигнал логи- . ческого "0" поступит на первый. вход элемента И 14 и закроет его, Такжеигнал с выхода 24,2 обнулит триггер 8,2 останова, при этом на единичном выходе триггера 8.2 появится сигнал логического "0", который разрешит работу счетчика 5,2 по инверсному запрещающему входу, а также разре" шит по инверсному входу коммутатора 12,2 пропуск на сумматор 4.,2 кодов приведенного времени своего второго процесса.Предположим, что второй процесс первым займет ресурс, т,е, из блока 1.2 считается команда "Запрос ре" сурса", сигнал с выхода 25, дешифратора 10,2 по приходу второго Импульса с выхода 23,2 тактового генератора 2 установит триггер7,2 занятости ресурса в единичное положение,Сигнал с его единичного выхода поступит на первый вход элемента И 16. На второмвходе элемента И 16 присутствует сигнал логической ";1", так как на инверсный вход элемента И 15 подан сигнал логического нуля с единичного выхода триггера 7 1 занятости ресурса первым процессом. СИгнал логической и" с выхода эле мента И 16 поступает на вход одновибратора 18, где длительность сигнала увеличивается по заднему ФронтуПри считывании кода "Запрос ре"сурса" из блока 1.1 памяти дешифСигнал с выхода элемента И 17 установит триггер 8,1 останова первогопроцесса в единичное состояние, Приэтом сигналом. с его единичного выходаприостановит свою работу счетчик 5,1адреса, а сумматор 4,1 начнет суммировать время простоя первого процесса в связи с занятым ресурсом, т.е,будет принимать информацию о кодахвремен от второго процесса.Сигнал "Освобождение ресурса" вторым процессом с выхода 25.2 дешифратора 10,2 по приходу второго импульса с выхода 23,2 обнулит триггер8, останова и триггер 7.2 занятостиресурса, При этом счетчик 5,. адресавозобновит свою работу (т,е. по так"товым импульсам на счетном входе продолжит формирование кодов адресов), ЗО а коммутатор 12.1 по инверсному входу разрешит выдачу кодов со своегопреобразователя 9,1 на группу входовсумматора 4,В случае одновременного считываЗ ния по первому такту из блоков 1.1и 1,2 памяти команд "Запрос ресурса"первым и вторым процессами триггеры7,1 и 7.2 занятости ресурса по второму синхроимпульсу установятся в що единичное состояние, Сигналы с ихединичных выходов поступают на соответствующие входы. элемента И 14 и по.третьему тактовому импульсу с выхода 23.3 тактового генератора 2., Им"пульсом с выхода элемента И 14,триггер 8,2 останова установится в единичное состояние и запретит работусчетчика 5,2 и сменит управлениена коммутаторе 12.2 ,Ралее работа р) устройства будет происходить. аналоггично описанному выше, Так как единичный сигнал с едИничного выходатриггера 7.1. подается на инверсныйвход элемента М 15 то триггер 8,1в единичное состояние переведен небудет, Таким образом,. в этом случаеприоритет отдается первому процессу,ресурс занимается первым процессом, а9 17до освобождения ресурса первым процессом,Устройство заканчивает свою рабо"ту следующим образом, Счетчик 5,1, .настроенный на и-е количество кодовадресов, переполнившись, выдаст насвой выход сигнал переполнения, который обнулит соответствующий триггер 6,1 пуска, сигнал с нулевого выхода триггера 6.1 обнулит счетчик 5,1и будет удерживать счетчик в нулевомсостоянии до следующего запуска устройства.,При пропадании сигнала логической "1" на прямом выходе триггера6,1, либб 6,2 на выходе элементаИЛИ 19 пропадет единичный сигнал,генератор 2 перестанет вырабатыватьимпульсы, Работа устройства завершена.,- Формула изобретения Устройство для отладки микропроцессорных систем, содержащее тактовый генератор, два счетчика, два де" шифратора, четыре элемента И,. элемент ИЛИ, причем первый выход тактового генератора подклюцен к счетному входу первого счетчика, первый выход первого дешифратора подклюцей к первому входу первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет возможности контроля хода программы многопроцессорных систем, введены два блока памяти, блок индикации, два сумматора, два триггера пуска, два триггера останова, два триггера занятости ресурса, два преобразова" теля кодов команды в код времени, блок сравнения, три коммутатора, од" новибратор, причем группа выходов первого блока памяти подключена к группам входов первого дешифратора и первого преобразователя кода ко" манды в код времени, группа выходов второго блока памяти подклюцена к группам входов второго дешифратора и второго преобразователя кодов команды в код времени, первый выход так" тового генератора подключен к счетному входу второго счетчика, группа выходов которого подклюцена к груп" пе адресных входов первого блокапа"емяти, выход переполнения второго . счетчика подключен к нулевому входу первого триггера пуска, первый вы 35856 10ход тактового генератора подключенк первому и второму управляющим входам первого коммутатора, группа выходов которого подклюцена к группевходов блока индикации, второй выход тактового генератора подключенк входу разрешения блока индикации,к второму входу первого элемента И, 10первому входу второго элемента И,выход которого соединен с первымвходом третьего элемента И, третийвыход тактового генератора соединенс входами разрешения первого и второгФ сумматоров, группа выходов 15первого сумматора соединена с первыми группами входов блока сравненияи первого коммутатора группа выхо"дов второго сумматора соединена свторыми группами входов блока срав"нения и первого коммутатора, группавыходов первого счетчика соединенас группой адресных. входов второгоблока памяти, выход переполненияпервого счетчика соединен с нулевымвходом второго триггера пуска, прямой и инверсный выходы которогосоединены соответственно с первымвходом элемента 1;ЛИ и входом сбросапервого сцетцика, прямой и инверсный З 0 выходы первого триггера пуска соеди"нены соответственно с вторым входом элемента ИЛИ и входом сброса второгосчетчика, выход элемента ИЛИ соединен с входом тактового генератора, прямой 35 выход первого триггера занятости ресурса подключен к инверсному входу второго элемента И, третьему входу первого элемента И, первому входу чет.- вертого элемента И, выход первого40 элемента И соединен с единичным вхо" дом первого триггера останова, выходчетвертого элемента И соединен с единичным входом второго триггера оста- нова, прямой выход второго триггера 4 занятости ресурса подключен к входуодновибратора, прямой выход первого триггера останова соединен с входом разрешения первого счетчика и первым и вторым управляющими входами второ 50 го коммутатора, группа выходов кото.рого соединена с группой входов вто" рого сумматора, прямой выход второ" го триггера останова соединен с входом разрешения второго счетчика и 55 первым и вторым управляющим входомтретьего коммутатора, группа, выходов которого подключена к группе входов . первого сумматора, группа выходов первого преобразователя кодов командыСоставитель И.СафроноваФТехред А.Кравчук корректор И,Самборская Редактор Р,Уриптае м Раказ 1817 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г,Ужгород, ул. Гагарина,101 11 1735856 12в код времени соединена с первыми дами первого триггера занятости регруппами информационных входов второ- сурса и первого триггера останова,го и третьего коммутаторов, группа выходы блока сравнения соединены свыходов второго преобразователя кодатретьим и четвертым управляющими вхокоманды в код времени соединена с дами третьего коммутатора, выход одвторыми группами информационных вхо- новибраторэ соединен с вторым входомдов второго и третьего коммутато- четвертого элемента И, группа входовров, первый выход первого дешифрато- задания максимального адреса устроира соединен с единичным входом второ- ства соединена с группами информа 10го триггера занятости ресурса, вто-, ционных входов первого и второгорой выход первого дешифратора соеди- счетчиков, тактовый вход устройстванен с нулевыми входами второго триг- соединен с синхровходами первого игера занятости ресурса и второго второго счетчиков и 1- и С-входамитриггера останова, первый выход вто- триггеров пуска, четвертый выходрого дешифратора соединен с единиц 15г не ато а сое инен с синным входом гервого триггера занятос- х овхо ами триггеров занятости рети ресурса, второй выход второго сурса,дешифратора соединен с нулевыми вхо
СмотретьЗаявка
4680826, 18.04.1989
КОНСТРУКТОРСКОЕ БЮРО ЭЛЕКТРОПРИБОРОСТРОЕНИЯ
БЕК АЛЕКСАНДР ВЛАДИМИРОВИЧ, ЧЕРНЫШОВ МИХАИЛ АНАТОЛЬЕВИЧ, ТКАЧЕНКО СЕРГЕЙ НИКОЛАЕВИЧ, ТИМОНЬКИН ГРИГОРИЙ НИКОЛАЕВИЧ, ХАРЧЕННКО ВЯЧЕСЛАВ СЕРГЕЕВИЧ, МОЧЕНКОВ АНДРЕЙ ВЛАДИМИРОВИЧ
МПК / Метки
МПК: G06F 11/28
Метки: микропроцессорных, отладки, систем
Опубликовано: 23.05.1992
Код ссылки
<a href="https://patents.su/6-1735856-ustrojjstvo-dlya-otladki-mikroprocessornykh-sistem.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для отладки микропроцессорных систем</a>
Предыдущий патент: Устройство для отладки мультипрограммных систем
Следующий патент: Устройство для распределения и регенерации динамической памяти
Случайный патент: Дисковая фрикционная муфта