Дельта-модулятор

(5 цз Н 03 М 3 У 02 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКОМ ИДЕТЕЛЬС следоватвльсктстдйко тво СССР02, 1987.(57) Изобретение относится к автоматике и вычислительной технике, Его использо вание при построении адаптивных корре ляционно-измерительных систем для идентификации образов позволяет повысить точность дельта-модулятора. Последний содержит компаратор 1 знака, управляемый инвертор 2, генератор 3 тактовых импульсов, компаратор 4, реверсивный счетчик 5, шифратор 6, преобразователь 7 код-напряжение,. формирователь 8 импульсов, счетный триггер 9, элемент 10 ЗАПРЕТ; элемент И 11, элемент И 12 задержки, элемент ИЛИ 13, О-триггеры 14, 15 и элемент 16 ИСКЛЮЧАЮЩЕЕ ИЛИ. Положительный эффект обеспечивается благодаря введению делителя 17 частоты, блока 18 реверсивного счета, перемножителя 19 и блока 20 деления.1 з.п. ф-лы, 2 ил.Изобретение относится.к автоматике ивычислительной технике, может применяться для преобразования непрерывного аналогового сигнала в дельта-кодовые иимпульсно-кодовомодулированные последовательности при построении адаптивныхкорреляционно-измерительных систем дляидентификации образов и является допол, нительным к основному авт.св. В 1448411.Цела изобретения - повышение точности дельта-модулятора.На фиг,1 приведена структурная электрическая схема дельта-модулятора; на фиг,2- блок реверсивного счета,Дельта-модулятор (фиг.1) содержит ком. паратор 1 знака, управляемый инвертор 2,генератор 3 тактовых импульсов, компаратор 4, реверсивный счетчик 5, шифратор 6,преобразователь 7 код-напряжение, формирователь 8 импульсов, первый счетный триггер 9, элемент ЗАПРЕТ 10, элемент И 11,элемент 12 задержки, элемент ИЛИ 13, второй, третий 0-триггерц 14 и 15, элементИСКЛЮЧАЮЩЕЕ ИЛИ 16, делитель 17 частоты, блок 18 реверсивного счета, перемножи ль 19, блок 20 деления. На фиг.1 также обозначены вход 21 дельта-модулятора, первые и вторые входы задания пределов входного сигнала 22 и 23 блока 18, первый, .второй и третьи выходы 24, 25 и 26 дельта- модулятора,Блок 18 реверсивного счета содержит(фиг.2) первый 27 и второй 28 элементы ЗАПРЕТ, реверсивнцй счетчик 29, первый 30 и второй 31 элементы сравнения. На фиг.2 также обозначены первый, второй, третий и четвертый входы 32, 33, 34 и 35, блок 18, третий 34 и четвертцй 35 входы которого являются соответственно первым и вторым входами 22 и 23 задания пределов входного сигнала, выходц 36 блока 18.Входом 21 дельта-модулятора являетсяинформационный вход управляемого инвертора 2, объединенный с входом компаратора 1 знака, выход которого соединен с информационным входом третьего триггера 15 и управляющим входом управляемого инвертора 2, выход которого соединен спервым входом перемножителя 19, выход которого соединен с первым входом компаратора 4, выход которого соединен с прямым входом элемента ЗАПРЕТ 10 и вторым входом шифратора 6, первый и второй выходы которого соединены соответственно с одноименными входами реверсивного счетчика 5, выходы. которого соединены с соответствующими третьими входами шифратора 6, входами делимого блока 20 деления и входами преобразователя 7 коднапряжение, выход которого соединен с вторым входом компаратора 4. Выход генератора 3 тактовых импульсов соединен непосредственно с счетным входом делителя17 частоты, первым входом шифратора 6,5 тактовыми входами первого 9 и третьеготриггеров 15, а через элемент 12 задержкис тактовым входом второго триггера 14, Третий выход шифратора 6 соединен с входомформирователя 8 импульсов, запрещающим10 входом элемента ЗАПРЕТ 10, первым входом элемента И 11. Выходы элементовЗАПРЕТ 10 иИ 11 соединены с входамиэлемента ИЛИ 13, выход которого соединенс информационным входом второго тригге 15 ра 14, выход которого соединен с первымвходом элемента ИСКЛ ЮЧАЮЩЕ Е ИЛИ 16,выход которого является первым выходом24 дельта-модулятора, Выход делителя 17частоты соединен с первцм входом блока20 18 реверсивного счета, второй вход которого объединен с установочным входомпервого триггера 9 и подключен к выходуформирователя 8 импульсов. Выход первого триггера 9 соединен с вторым входом25 элемента И 11, выход третьего триггера 15является вторым выходом 25 дельта-модулятора и соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16, Третий ичетвертый входы 22 и 23 блока 18 реверсивЗО ного счета являются соответственно первым и вторым входами задания пределоввходного сигнала, выходы блока 18 соединены с вторыми входами перемножителя 19 ивходами делителя блока 20 деления, выходы35 которого являются третьими выходами 26дельта-модулятора.Первым 32 и вторым ЗЗ входами блока18 являются разрешающие входы элементов ЗАПРЕТ 27 и 28 соответственно, выходы40 которых соответственно соединены с первым и вторым входами блока 29, выходыкоторого являются выходами 36 блока 18 исоединены с первыми входами элементов30 и 31 сравнения, выходы которых соеди 45 нены с запрещающими входами элементовЗАПРЕТ 27 и 28 соответственно, вторыевходы элементов 30 и 31 сравнения являются входами задания значений максимальной и минимальной амплитуды входного50 сигнала соответственно,Дельта-модулятор работает следующимобразом,В рассматриваемом устройстве производится непрерывная подстройка адапта 55 ция) амплитуды выбросов входного сигналак номинальному значению, благодаря чемудельта-модулятор всегда работает в режиме максимального входного сигнала, чемдостигается высокая точность дельта-модулятора - выходной дельта-код формируется1709531с максимальным соотношением сигнал - зователя 7 за сигналом 01 д на выходешум. Изменяя коэффициент деления дели- перемножителя.19, величина которого нетеля частота, в рассматриваемом устройст- выходит за интервал (О, Он), где Он - номиве имеется возможность изменять уровень нальная величина для данного дельта-модограничения амплитуды выбросов, на вре лятора. Если значение входного сигналамя существования которых на дельта-выхо- неотрицательное Овх(т)О, компаратор 1де формируется код - чередующаяся из формирует сигнал 01=0 и инвертор 2 пропунулей и единиц импульсная последователь- скает входной сигнал без изменений, еслиность, что соответствует ограничению вход- входной сигнал отрицательный, компараторного сигнала на номинальном уровне от 10 1 формируетсигнал 01=1 иинверто 2 фа с мального амплитуды выбросов, а на мирует выходной сигнал 02=10 х(т).- р оримпульсно-кодовомодулированных выхо- Реверсивный счетчик 5 заполнен додах - сигнал, соответствующий указанному . некоторого состояния, поэтому на пе вомвыходе шифратора 6, фиксирующего макервомВходной сигнал О(с) поступает навход 15 симальное состояние счетчика 5, сигнал отуправляемого инвертора 2 и вход компара- сутствует, т.е. сигнал на выходе элементатора 1 знака. Выходной сигнал компаратора ЗАПРЕТ 10 соответствует выходному сиг 1 является управляющим сигналом для ин- налу компаратора 4. Поскольку на выходеяв явертора 2, выходной сигнал которого всегда элемента И 11 сигнал также отсутств ел ется неотрицательным.вует, наП сть веусть реверсивный счетчик 29 блока 18 пает выходной сигнал компаратора 4.им, что в первом такте сигнал,заполнен до некоторого состояния, Его вы- Предположим что входной сигнал поступает на вторые входы . аппроксимирующий входной (на выходеперемножителя 19, на первый вход кото- преобразователя 7), меньше входного, тогдавхо ногрого подается неотрицательное значение 25 сигнал на выходе компаратора 4 разрд о сигнала с инвертора 2. Выходной прохождение импульсов генератора 3 черезсигнал перемножителя 19 прямо пропорНи- шифратор 6 на вход сложения реверсивногоонален значению входного сигнала и выход- счетчика 5, При этоному сигналу блока 18,ри этом величина аппроксимирующего напряжения с блока 7 увеличитсяПримем, что статические свойстваобра на единицу дискретности А причем, еслибатываемого входного сигнала такала таковы, сигнал аппроксимации станет больше входчто среднее число выбросов (т.е. значений ного, то это приведет к срабатыванию комвходного сигнала, превышающих по моду- паратора 4.склю величину За, где о- среднеквадратиче- Выходной сигнал компаратора 1 поое отклонение входного сигнала) за время 35 пульсам с генератора. 3 фиксируется в тригинтервала реализации О равно К. Соответ- гере 15 выховыходнои сигнал которогоственнокоэффициентделения делителя 17 поступает на вход элемента ИСКЛЮЧАЮчастоты выбран таким образом, чтобы число . ЩЕЕ ИЛИ 16. В результате сигнал на выховыходных импульсов этого блока за время де элемента 16 при нулевом состоянииО превышало значение,й среднего числа 40 триггера 15 соответствует выходномвыбросов входного сигнала, Поэтому на сигналу триггера 14, а при единичном сопротяжении некоторого времени 11О стоянии - инверсному выходному сигналуй триггера 14,состояние блока 18 реверсивного счета, Задержка выходного импульса компаизменяющееся по импульсам с выхода де ратора 4 относительно импульсов тактовоголителя 17 частоты и импульсам с выхода генератора 3 определяется временем сраформирователя 8 импульсов при пол.- батывания блоков 4 - 7, 10 и 13, Поэтомуном заполненииреверсивного счетчика элемент 14 задержки согласовывает б с -.со тветственно в сторону увеличения и родействие блоков 4,6 и 7 и задерживаетуменьшения, остается неизменным, 50 тактовые импульсы на время, меньшее вреОбозначим это состояние через К 1, где мени задержки выходного сигнала компара .1 ЯКмин, Кмакс), Значение выходного сиг- тора 4, В результате этого в триггере 14нала перемножителя .19 в указанном интер- всегда фиксируется выходной сигнал элевале времени 11 прямо пропорционально мента ИЛИ 13, значение которого равнозначению входного сигнала и коэффициен значению сигнала компаратора 4 в моментта К 1:Оо-К 1 , тО К 1 О (т). появления тактового импульса генератораРассмотрим вначале случай, когда в 3. Поэтому триггер 14 выполняет функциюдельта-модуляторе происходит слежение фиксирующей цепи нулевого порядка, и приаппроксимирующего напряжения преобра- нулевом выходном сигнале триггера 15 выходкой сигнал элемента 16 повторяет значение выходного сигнала компаратора 4,Аналогично происходит работа дельта-модулятора в последующие интервалы времени. Сигнал элемента 16 повторяет сигнал триггера 14 и формируется с помощью сигнала элемента ИЛИ 13. соответствующего значению прироста сигнала аппроксимации блока 7, причем при монотонном нарастании входного сигнала, Оех лри К 1 Овх (т)Д(0, Он) на первом выходе 24 дельта-модулятора формируется последовательность, содержащая больше единиц, чем нулей. При монотонном спаде Овх это соотношение меняется на обратное, а в области, где крутизна входного сигнала близка к нулю, число единиц и нулей в выходной последовательности элемента 16 примерно одинаково, На второй выход 25 поступает код, соответствующий знаку входного сигнала, а на третьих выходах 26 дельта-модулятора с помощью блока 20 деления формируется выходной сигнал в Формате ИКМ, представленный прямым кодом со знаковым разрядом нв выходе 25,Блок 20 деления преобразует выходной код М - ,реверсивного счетчика 5 в ИКМ-код О на выходах 26 дельта-модулятора по лра- вилуО М/3, где Зб(Змин Змас)-нормированное значение сигнала на выходах блока 18 реверсивного Счета, 3 = К 1/Кмас, Змия; Змас - значения минимального и максимального пределов изменения амплитуды входного сигнала на входах 22 и 23 блока 18 соответственно.При изменении полярности входного сигнала Овх (1) в триггере 15 осуществляется запись выходного сигнала компаратора 1, Инвертор 2 формирует с помощью управляющего сигнала комларатора 1 выходной сигнал О 2Овф) , Аппроксимиру-, ющий сигнал преобразователя 7 в этом случае осуществляет слежение за сигналом на., выходе перемножителя 19, пропорциональным Овх(1), как описано, причем на выходе триггера 14 при монотонном нарастании сигнале К 1 Овх 6(0, Он) Формируется последовательность, содержащая больше единиц, чем нулей, при монотонном спаде это соотношение меняется на обратное, а в области с низкой крутизной входного сигнала Формируется последовательность из чередуощихся единиц и нулей. На первом выходе 24 дельта-модулятора при помощи элемента 16 по единичному сигналу триггера 15 соотношение нулей и единиц в указанных последовательностях изменяется на обратное, т.е, при монотонном возрастанииОвх(1)(ОвхО), что соответствует монотонному сладу Оех(т), на первом выходе 24 дельта-модулятора формируется последовательность, содержащая больше нулей, чем единиц. Аналогично при монотонном спадеОвх(1) (ОвхО), что соот ветствует монотонному нарастанию Ох(т),на первом выходе 24 дельта-модулятора Формируется последовательнбсть, содержащая больше единиц, чем нулей.В конце интервала времени И по им пульсу с делителя 17 частоты блок 18реверсивного счета увеличивает свое состояние на единицу. Обозначим интервал времени после этогъ через т 2, Соответственно это приводит к увеличению выходного 15 сигнала перемножителя 19 до величиныО 19=К 2 Овхй), где К 2 - состояние блока 18 (К 2 = К 1+1) и увеличению выходного ИКМ-кода на третьих выходах 26 дельта-модулятора, а аппроксимирующий сигнал на выходе 20 преобразователя 7 осуществляет слежение за сигналом Оы в данном интервале времени 12. После нескольких интервалов времени ь наступает момент времени, когда при слежении за сигналом 19 наступает 25 равенство значений аппроксимирующегои номинальных напряжений блока 7, т,е.От = Он Это происходит при наличии во входном сигнале выброса, что приводит к полному заполнению реверсивного счетчи ка 5 импульсами тактового генератора 3, врезультате чего на первом выходе шифратора 6 появляется импульс, передний фронт которого через формирователь 8 устанавливает триггер 9 в единичное состояние и 35 одновременно уменьшает состояние блошка18 реверсивного счета на единицу.Этот же импульс одновременно запрещает прохождение импульсов компаратора 4 через элемент ЗАПРЕТ 10 и разрешает 40 прохождение импульсов триггера 9 черезэлементы И 11 и ИЛИ 13 на вход триггера 14, в результате чего на выходе последнего, спустя время, равное времени задержки в элементе 12, появляется соответствующий 45 сигнал ("1" выходного унитарного кода). Допоявления импульса на третьем выходе шифратора 6 триггер 9 работал в счетном режиме, изменяя после прихода. каждого тактового импульса свое состояние на про тивоположное. Поэтому, за счет установкитриггера 9 в единичное состояние не допускается случайный сбой в выходном коде из-за неправильного Фазирования выходных импульсов триггера 9.55За счет указанного уменьшения состоя ния блока 18 в дельта-модуляторе производится подстройка (адаптация) значений выбросов выходного сигнала перемножителя 19 к номинальному значению Он, т.е.ограничение входного сигнала на номинальном уровне от максимального.Если в следующем периоде дискретизации входного сигнала значение Овх(1)превышает Он, то импульс генератора 3, 5воздействуя на вход триггера 9, изменяетсостояние последнего на нулевое. Импульсгенератора 3 не изменяет состояние реверсивного счетчика 5, так как шифратор 6блокирует, прохождение этих импульсов на 10вход сложения счетчика 5 при полном егозаполнении, Поэтому на выходе элемента16 при выполненииусловия О 1 эОн Формируется код - чередующаяся последовательность единиц и нулей, соответствующая 15номинальному значению Он.Работа дельта-модулятора при.последующем уменьшении входного сигналахарактеризуется тем, что после прйходаочередного тактового импульса генератора 203 импульс с второго выхода шифратора. 6поступает на вход вычитания реверсивногосчетчика 5, При этом аппроксимирующийсигнал От уменьшается на единицу дискретности и становится меньше сигнала 01 э, что 25приводит к появлению на выходе компаратора 4 положительного потенциала. Импульс с третьего выхода шифратора 6,фиксирующего полное заполнение счетчика15, принимает нулевое. значение, разрешая 30прохождение импульсов компаратора 4 через элемент ЗАПРЕТ 10 и запрещая прохождение импульсов триггера 9 через элементИ 11. Поэтому на первом, втором и третьихвыходах дельта-модулятора появляется код, 35соответствующий знаку приращения и величине входного сигнала.Далее работа дельта-модулятора происходит аналогично (при фиксированном состоянии блока 18 реверсивного счета) до 40момента появления импульса на выходе делителя 17 частоты или формирователя 8 импульсов, увеличивая, в первом случаеразмах выходного сигнала перемножителя19 при отсутствии во входном сигнале Ох(с) 45выбросов, или уменьшая, во втором случае, размах выходного сигнала перемножителя 19 при числе выбросов во входномсигнале Овх(т) за период времени Ь. Поэтому в дельта-модуляторе устанавливается 50динамическое равновесие, поддерживающее значение выбросов входного сигнала,близким к номинальному напряжению, чтопозволяет независимо от размаха входногосигнала Оах(1) в конкретном интервале времени т 2 преобразовать сигнал 041) в рельта-код с высокой точностью, максимизируявыходное соотношение сигнал - шум,Блок 18 реверсивного счета работаетследующим образом, При отсутствии в входном сигнале выбросов и малой амплитуде входного сигнала происходит непрерывное увеличение состояния реверсивного счетчика 29 (фиг.2) до некоторого максимального значения Ямаков, заданного на входах 34 элемента 30 сравнения. При состоянии реверсивного счетчика 29, равном указанному значению, на выходе элемента 30 сравнения появляется сигнал, запрещающий прохождение импульсов с выхода делителя 17 частоты на вход сложения счетчика 29 через элемент ЗАПРЕТ 27, т.е. предотвращается переполнение счетчика 29 и обеспечивается работа дельта-модулятора в устойчивом режиме адаптации к амплитуде входного сигнала, Аналогично при наличии в входном сигнале значительного числа выбросов происходит непрерывное уменьшение состояния реверсивного счетчика 29 импульсами с выхода формирователя 8 импульсов. При уменьшении состояния счетчика 29 до некоторого минимального значения Иман, заданного на входах 35 элемента 31 сравнения, на выходе последнего появляется сигнал, запрещающий дальнейшее уменьшение состояния счетчика 29 через элемент ЗАПРЕТ 28, т.е, предотвращает обнуление счетчика 29 и обеспечивается работа дельта-модулятора в устойчивом режиме адаптации к амплитуде входного сигнала без учета амплитуды выбросов.В других режимах работы дельта-модулятора выходной сигнал блока 18 принимает промежуточное значение между минимальным и максимальным значениями Ямин, Змакс, заданными на входах 35 и 34 блока 18,Таким образом.на первом выходе 24 устойчиво работающего дельта-модулятора формируется. одноразрядная дельта-последовательность, соответствующая входному аналоговому сигналу, э на втором и третьих выходах 25 и 26 формируется сигнал, соответствующий знаку и модулю входного сигнала дельта-модулятора с точностью до заданного дискрета. Преобразование входного аналогового сигнала в дельтакод осуществляется всегда в режиме максимального сигнала за счет непрерывной адаптации амплитуды выбросов. входного . сигнала к номинальному значению, что позволяет повысить точность дельта- модулятора и максимизировать выходное соотношение сигнал-шум. Уровень ограничения выбросов может быть. изменен изменением коэффициента деления делителя 17 частоты, на время существования которых на дельта-выходе формируется код - чередующаяся из нулей и единиц импульсная последовательность, что соотеетствует ог, Недолуженко Техред М,Моргентал Редакт Корректор О. Кравцова з 437 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям 113035, Москва, Ж, Раушская наб 4/5 ГКНТ С Производственно-издательский комбинат "Патент", г. Ужгоро агаринэ, 101 раничению входного сигнала на номинальном уровне от максимального, а нэ импульсно-кодовомодулированных выходах - сигнал, соответствующий укаэанному ограничению. Увеличение точности дельта-модулятора позволяет резко увеличить качественные показатели адаптивных корреляционно-измерительных систем для идентификации образов.Поэтому введение в известное устройство блоков 17-20 с соответствующими связями и соответствующее выполнение блока 18 реверсивного счета позволяет увеличить точность дельта-модулятора и максимизировать выходное соотношение сигнал - шум при преобразовании входного аналогового сигнала с нестационарными выбросами.Формула изобретения 1. Дельта-модулятор по авт.св, Ь 1448411, о т л и ч э ю щ и й с я тем, что, с целью повышения точности дельта-модулятора, э него введены делитель частоты, блок реверсивного счета, блок деления и перемножитель, подключенный первым входом и выходом между выходом управляемого инвертора и первым входом компэрэтора, вход делителя частоты подключен к выходу генератора тактовых импульсов, выход делителя частоты соединен с первым входом блока реверсивного счета, второй вход которого подключен к выходу формирователя импульсов, а третьи и четвертые входы являются соответственно первыми и вторыми 5 входами задания пределов входного сигнала, выходы блока реверсивного счета соединены с вторыми входами перемножителя и, входами делителя блока деления, входы делимого которого подключены к выходам ре версивного счетчика, выходы блока деленияявляются третьими выходами дельта-модулятора.2. Дельта-модулятор по п.1, о т л и ч а ющ и й с я тем, что блок реверсивного счета 15 содержит реверсивный счетчик; первый ивторой элементы сравнения, первый и второй элементы ЗАПРЕТ, разрешающие входы которых являются соответственно первым и вторым входами блока, первые 20 входы первого и второго элементов сравнения - соответственно третьими и четвертыми входами блока, выходы первого и второго элементов сравнения соединены с запрещающими входами одноименных зле ментов ЗАПРЕТ, выходы которых соединены соответственно с суммирующим и вычитэаФфИм входами реверсивного счетчика, выход которого подключены к вторым входам элементов сравнения и являются вы ходами блока.