Устройство для ввода информации

ИСАНИЕ ИЗОБРЕТЕН К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРЛй 1003063, кл. 0 06 Р 13/14, 1981.Авторское свидетельство СССРМ 1005019, кл. 6 06 Р 13/14, 1981,(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОЦИИ(57) Изобретение относится к вычислительной технике и может быть использовано при создании систем сбора и обработки ла- информации и вычислительных комплексов. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что устройство для ввода информации содержит первую группу передатчиков 6, дешифратор 7, блок 8 управления, вторую группу пеоедатчиков А, приемники 10, буферный регистр 11 иблок 12 памяти, 2 ил.Изобретение относится к вычислительной технике и может быть использовано присоздании систем сбора и обработки информации и вычислительных комплексов.Цель изобретения - повышение быстродействия.На фиг, 1 показана схема устройствадля ввода информации в системе обработкиданных; на фиг. 2 - схема устройства сопряжения,Система обработки данных содержит, процессор 1, оперативное запоминающееустройство 2 (ОЗУ), внешнее запоминающее устройство 3 (ВЗУ), канал 4 типа "Общая шина", устройство 5 сопряжения,первую группу передатчиков 6, дешифратор7, блок 8 управления, вторую группу передатчиков 9, приемники 10, буферный регистр 11, блок 12 памяти, информационныевходы 13 блока памяти, адресные входы 14первой и второй групп устройства для вводаинформации, входы 15 запуска, 16 режима,выход 17 признака ответа устройства дляввода информации, информационные входы-выходы 18 устройства для ввода информации, адресные входы 19, вход 20 .записи/считывания блока памяти, вход 21синхронизации дешифратора, вход 22 синхронизации и выходы 23 блока памяти.Устройство сопряжения содержит приемники 24, первый селектор 25 адреса, элемент НЕ 26, первый элемент И 27, второйселектор 28 адреса, первый и второй регистры 29 и 30, регистр 31 адреса, первый,второй и третий триггеры 32 - 34, регистр 35данных, дешифратор 36, первый - третийэлементы И - НЕ. 37-39, блок 40 постояннойпамяти, второй элемент И 41, элемент 42задержки, первую группу передатчиков 43,четвертый элемент И - НЕ 44, мультиплексор45, пятый элемент И - Н Е 46, третий элементИ 47, передатчик 48, шестой и седьмойэлементы И - НЕ 49 и 50, вторую группу передатчиков 51, линию 52 сигнала ОТВ, линию53 сигнала А 1, лини 1 о 54 сигнала А 2, линию55 сигнала ОБМ, линию 56 сигнала ВУ, линии 57 и 58 адреса, линию 59 сигнала ДЗП,линию 60 сигнала ДЧТ, линию 61 сигналаУСТ, линии 62 адреса, линию 63 сигналаВЫВ, 2, линию 64 сигнала ВЫВ.О, линию 65сигнала ВЫВ.4, линию 66 сигнала ВВ.О, линию 67 сигнала ВВ.4, линию 68 сигналаВ В.4.Устройство имеет основной и вспомогательный режимы работы,Основной режим при включении питания обеспечивает автоматический запуск ивыполнение рабочей программы пользователя, хранящейся в блоке 12,Вспомогательный режим обеспечиваетзагрузку рабочей программы пользователяс соответствующего носителя информации(перфоленты, гибкого магнитного диска и5 др,) в блок 12, Этот режим используетсятолько при замене и корректировке рабочейпрограммы пользователя. Запуск программы начальной загрузки производится оператором. Операция загрузки происходит10 под управлением процессора 1 по программе начальной загрузки информации.Программа начальной загрузки информации находится в блоке 40 постоянной памяти устройства сопряжения 5 и занимает в15 адресном пространстве некоторую область,В основном режиме при включении устройства источник питания формирует вторичные питающие напряжения и блокируетработу системы сигналами АИП и АСП,20 При установке рабочих уровней вторичных напряжений сигналы АИПН, АСПН снимаются с канала 4,По снятии сигнала АСП процессор 1 переходит на выполнение микропрограммы,25 которая загружает в счетчик команд стартовый адрес и, если в канале 4 не вырабатывается сигнал ОСТ, начинает выполнениепрограммы перезаписи информации, Программа перезаписи информации занимает30 некоторую область адресов блока 40 постоянной памяти устройства 5 сопряжения,При выполнении программа обеспечиваетперезапись массива информации из блока12 в ОЗУ 2. По окончании перезаписи ин 35 формации программа передает управлениена старторый адрес рабочей программыпользователя.Выполнение основного и вспомогательного режима работы происходит под управ 40 лением процессора 1. При этом процессоробращается к устройствам, подключенным кканалу 4 с помощью стандартных канальныхциклов "Ввод" и "Вывод".Процедура ."Ввод". При выполнении45 данной процедуры процессор 1 устанавливает в канале 4 адрес, сигнал ВУ - признакобоащения к области адресов (100000 -177776) и сигнал ОБМ, сопровождающий адрес.50 В устройство 5 сопряжения адрес, сигнал ВУ и сигнал сопровождения поступаютчерез приемники 24. Сигнал ВУ и разряды,например (9-12) адреса, поступают в селектор 28, Селектор адреса 28 вырабатывает55 активный высокий уровень сигнала ПЗУВЫБРАНО, Сигнал ПЗУ ВЫБРАНО совместно с разрядами, напоимер 1 - 8 адреса, определяющими конкретную ячейку блока 40,поступают в регистр 30 и запоминаются внем по переднему фронту сигнала ОБМ, 1674142С выходов регистра 30 сигнал ПЗУ ВЫ- адреса вырабатывает активный уровень сиг- БРАНО и информация об адресе выбранной нала УС,ВЫБРАНО (высокий уровень), Сигячейки поступают соответственно на вход нал УС ВЫБРАНО совместно с разрядами элемента И - НЕ 39 и на адресные входы А 1, А 2 адреса поступают на входы регистра блока 40. Наэтомадресныйциклпооцедуры 5 29 и запоминаются в нем по переднему "Ввод" заканчивается. Процессор 1 снимает фронту сигнала ОБМ. На этом адресный с канала 4 адрес и устанавливает сигнал цикл процедур "Ввод", "Вывод" эаканчи- ДЧТ, вается. Процессор 1 снимает с канала 4Сигнал ДЧТ через один из приемников адрес и устанавливает в случае процедуры 24 поступает на вход элемента И - НЕ 39. В 10 "Ввод" сигнал ДЧТ, а в случае процедуры результате на выходе элемента И - НЕ 39 "Вывод" - данные, подлежащие записи в вырабатывается сигнал низкого уровня, ко- выбранный регистр, и сигнал сопровождеторый поступает на управляющий вход бло- ния ДЗП.ка 40, Информация о содержимом выбранной Сигнал ДЧТ или ДЗП совместно с разячейки блока 40 поступает на первую группу 15 рядами А 1, А 2 адреса и сигналом УС ВЫ- информационных входов мультиплексора 45 БРАНО поступают на дешифратор 36, В и через элемент задержки 42 - на входы результате дешифратор вырабатывает акэлемента И - НЕ 50 и элемента И - НЕ 49. По тинный уровень сигнала, непосредственно данному сигналу элементы И-НЕ 50 и 49 на осуществляющего операцию "Чтение" или выходахформируютсигналывысокогоуров "Запись" над выбранным регистром, а ня, которые поступают на адресные входы именно:сигнал ВЫВ,Оосуществляетзапись мультиплексора 45 и разрешают прохожде- нового содержимого в РГ.С, сигнал ВЫВ.2 - ние информации о содержании выбранной запись нового содержимого в Рг.А, сигнал ячейки блока 40 на входы передатчиков 51. ВЫВ,4 - запись нового содержимого в ре- ЭлементИ-НЕ 46 формируетнавыходесиг гистр Рг,Д, сигнал ВВ,О - чтение содержинал высокого уровня, который поступает на мого регистра Рг.С, сигнал ВВ 2 - чтение управляющей входы передатчиков 51 и раз- содержимого регистра РгЯ, сигнал ВВ,4 - решаетпрохождениеинформациис выхода чтение содержимого регистра Рг,Д., где мультиплексора 45 вканал 4.ЭлементИ-НЕ Рг.А, Рг.Д и Рг.С - регистры, соответствен формирует на выходе сигнал высокого 30 но, адреса, данных и состояния.уровня, который через передатчик 48 посту-Кроме того, в устройстве 5 сопряжения пает в канал 4 (на линию ОТВ). Сигнал на вырабатывается сигнал ОТВ, который инлинии ОТВ сопровождает информацию о со- формирует процессор о завершении операдержимом выбранной ячейки блока 40 к ции "Чтение" или "Запись" над выбраннымпроцессору 1, 35 регистром.Процессор, получив сигнал ОТВ, прини- При выполнении процедуры "Ввод" сигмает информацию о содержимом выбран- нал ОТВ формируется следующим образом. ной ячейки и заканчивает процедуру ВВОД, На один вход элемента И - НЕ 38 посту- снимая с канала 4 сигналы ДЧТ и ОБМ, пает сигнал ДЧТ, на другом входе этого элеОперация "Чтение содержимого ячейки 40 мента И - НЕ к этому времени установлен ЗУ пользователя" выполняется процессо- сигнал УС ВЫБРАНО, в результате на выхором при перезаписи информации из ячеек де элемента И - НЕ 38 формируется сигнал блока 12 в ячейки ОЗУ 2, низкого уровня, который через элементы ИУстройство 5 сопряжения имеет три про и И - НЕ 44 поступает на вход передатчика граммно-адресуемые регистра: регистрсосто 48. С выхода передатчика 48 сигнал ОТВ яния РГС(группа триггеров 32, 33, 34), регистр поступает в канал 4,адреса (Рг.А) - буферный регистр 31, доступ- Аналогично формируется сигнал ОТВ ный процессору по чтению и записи, ре- при выполнении процедуры ВЫВОД.гистр 35 данных (Рг.Д) - буферный регистр, Для чтения содержимого одной ячейки доступный процессору по чтению и записи. 50 ЗУ пользователя процессор выполняет слеПри выполнении стандартных процедур дующие стандартные процедуры по отно"Ввод", "Вывод" по отношению к програм- шению к регистрам устройства сопряжения. мно-адресуемым регистрам устройства 5 Процедура "Вывод" записывает в Рг.А сопряжения процессор 1 устанавливает (31) адрес выбранной ячейки ЗУ. Процедура в канале 4 адрес выбранного регистра, сиг "Вывод" в Рг.С устанавливает разряд "Пуск" нал ВУ и сигнал сопровождения (ОБМ),.В (триггер 32) в состояние "1", а разряд "Реустройство 5 сопряжения данные сигналы жим" (триггер 33) - в состояние "0". Процепоступают через приемники 24. дура "Ввод" "читает" Рг.С усгройства 5Сигнал ВУ и разряды адреса 62 посту- сопряжения и анализирует его разряд "Го- пают на селектор 25 адреса. Селектор 25 товность" (триггер 34). Процедура "Ввод"1020 блока 12 содержимое выбранной ячейки через приемники 10 поступает на регистр 11,При этом, тэк как на входе 16 установлен сигнал низкого уровня, то информация из регистра 11 проходит на вход-выход 18, Передача информации сопровождается сигналом, формируемым блоком 8 управления на втором выходе. Информация и сигнал сопровождения поступают на устройство сопряжения 5 по следующим цепям; информация о содержимом выбранной ячейки по 5055 ступает на третью группу информационных входов мульгиплексора 45 и сигнал сопровождения (ОТВ) на вход 5 триггера 34, уста- навливая разряд "Готовность" Рг,С и через"читает" содержимое регистра данных Рг,Д (35) устройства 5 сопряжения,При выполнении первой процедуры дешифратор 36 формирует сигнал ВЫВ.2, Сигнал ВЫВ.2 низким уровнем поступает на стробирующий вход регистра 31 и по переднему фронту записывает в регистр адрес, поступающий на входы регистра адреса 31 через приемники 24 с канала 4.С выходов регистра 31 аДрес выбранной ячейки через входы 14 поступает на передатчики 6 (например, разряды А 1 А 12) и дешифратор 7 (например, разря ды А 13 А 15), С вьходов передатчиков 6 адрес поступает в блок 12, При выполнениивторой процедуры (" Вывод" ) дешифратор 36 формирует сигнал В Ы В,О. Дан н ый сигнал низким уровнем поступает на входы С триггеров 32, 33 и по переднему фронтуустэнавливает их в состояние, определяемое информацией, поступающей на входы О- триггеров 32 и 33 через приемники 24 с линии (например, АЦО и АДЗ) канала 4;соответственно, Триггер 32 устанавливается в состояние "1", а триггер 33 - в состояние "0". Сигнал, низкого уровня с инверсного выхода триггера 32 и сигнал высокого уровня с инверсного выхода триггера 33, соответственно, поступают на входы блока 8 управления.Кроме того, сигнал высокого урвня с инверсного выхода триггера 33 (разряд "Режим") поступает на управляющие входы передатчиков 43 и регистра 11, Передатчики 43 переводятся в состояние высокого импе- данса, а из регистра 11 производится считывание.Сигнал с третьего выхода блока 8 управления поступает на дешифратор 7 и разрешает дешифрацию кода, установленного нэ его информационных входах (например, разряды А 1 ЗА 15), Сигнал с первого выхода блока 8 управления поступает в блок 12, в результате чего происходит операция "Чтение" ячейки блока 1. памяти, С выходов 35 40 45 элемент И 27 - на вход К триггера 32, сбрасывая разряд "Пуск" Рг, С,Информация о состоянии разрядов Рг.С поступает на информационные входы мультиплексора 45, Мультиплексор 45 пропускает данную информацию на входы передатчиков 51.Процедура "Ввод" вь полняется процессором 1 по отношени.о к Рг.С. При этом процессор анализирует состояние разряда Рг,С "Готовность" (триггер 34), При выполнении процедуры "Ввод" на выходе дешифратора 36 формируется сигнал ВВ,О, который поступает затем на первый вход элемента И - НЕ 46,Элемент И - НЕ 46 формирует сигнал высокого уровня, который поступает на управляющие входы передатчиков 51 и разрешает передачу в канал 4 информации о содержимом регистра состояний (Рг,С).Процедура "Ввод" позволяет процессору 1 считать содержимое выбранной ячейки. Данная процедура выполняется только при условии установки разряда Рг,С "Готовность" в состояние, соответствующее "1", При выполнении процедуры дешифратор 36 формирует сигнал ВВ,4, Сигнал ВВ,4 низким уровнем поступает нэ третий вход элемента И-НЕ 46, нэ второй вход элемента И - НЕ 49 и на второй вход элемента И 47.Элемент И - НЕ 49 формирует сигнал высокого уровня, который поступает на первый адресный вход мультиплексора 45, В результате мультиплексор 45 пропускает информацию о содержимом выбранной ячейки на передатчики 51, Элемент И-НЕ 46 формирует сигнал высокого уровня, который поступает на управляющие входы передатчиков 51 и разрешает прохождение информации о содержимом выбранной ячейки в канал 4,Элемент И 47 формирует сигнал низкого уровня, который Поступает на вход С триггера 34 и по заднему фронту устанавливает данный триггер в состояние "О",Операция "Запись нового содержимого" в ячейки ЗУ пользователя выполняется процессором 1 при начальной загрузке пользователя, При этом для записи нового содержимого в одну из ячеек ЗУ процессор 1 выполняет следующие стандартные процедуры по отношению к программно-адресуемым регистрам устройства 5 сопряжения.Процедура "Вывод" устанавливает в Рг,А (31) ацрес выбранной ячейки ЗУ, Процедура "Вывод" устанавливает в Рг,Д (35) данные, подлежащие записи в выбранную ячейку ЗУ, Процедура "Вывод" устанавливает в Рг.С разряды "Режим" (триггер 33) и"Пуск" (триггер 32). Процедура "Ввод" анализирует состояние разряда "Готовность" (триггер 34) Рг.С,При выполнении первой процедуры дешифратор 36 устройства 5 сопряжения формирует сигнал ВЫВ,2,Сигнал ВЫ В.2 низким уровнем поступает на стробирующий вход регистра 31 и по переднему фронту записывает в регистр адрес выбранной ячейки, поступающий на входы регистра 31 адреса через приемники 24 с канала 4.С выходов регистра 31 адреса адрес выбранной ячейки через входы 14 поступает на группу передатчиков 6(например, разряды А 1,А 12) и дешифратор 7 (например, разряды А 13 А 15). С выходов передатчиков адрес поступает в блок 12.При выполнении второй процедуры (" Вывод" ) дешифратор 36 устройства 5 сопряжения формирует сигнал ВЫВ,4. Данный сигнал низким уровнем поступает на стробирующий вход С регистра 35 данных и по переднему фронту записывает данные, поступающие на входы регистра через приемники 24 с канала 4. При выполнении третьей процедуры (" Вывод" ) дешифратор 36 устройства 5 сопряжения формирует сигнал ВЫВ,О. Данный сигнал низким уровнем поступает на стробирующие входы регистра состояния, Сигнал ВЫВ,О поступает на входы С триггеров 32, 33 и по переднему фронту записывает в них информацию, поступающую на их входы Д через приемники 24 с лийий АД (О) и АД (3) канала 4, соответственно.При выполнении операции "Запись" нового содержимого в ячейку ЗУ разряды регистра состояния "Режим" триггер (33) и "Пуск" (триггер 32) устанавливаются в состояние "1". Сигналы низкого уровня с инверсных выходов триггеров 32, 33, соответственно; поступают на входы устройства 8 управления,Кроме того, сигнал с инверсного выхода триггера 33 (разряд "Режим" ) поступает на управляющие входы передатчиков 43 и регистра 11. Данный сигнал разрешает прохождение информации с выходов передатчиков 43 на вход-выход 18, а выходы регистра 11 переводит в состояние высокого импеданса. Информация с выходов передатчиков 43 поступает на передатчики 9.Сигнал с третьего выхода блока управления, поступая на вход Ч дешифратора 7, разрешает дешифрацию кода адреса (например, разряды А 13 - А 15), Сигнал с первого выхода блока 8 формируется позже, чем сигнал на третьем выходе, и поступает на25 30 40 5 10 15 20 блок 12. В результате происходит запись нового содержимого в ячейку, определяемую кодом адреса, установленного на входах А, По окончании процесса записи блока 8 управления на втором выходе формирует сигнал "ОТВ.ЗУ", который поступает на устройство 5 сопряжения, В устройство сопряжения сигнал ОТВ ЗУ поступает на вход 5 триггера 34 и через элемент И 27 - на вход К триггера 32, Происходит сброс разряда "Пуск" и установка разряда "Готовность",При выполнении четвертой процедуры (" Ввод" ) дешифратор 36 формирует сигнал ВВ,О, который поступает на первый вход элемента И - НЕ 46 и далее с выхода его сигналом высокого уровня на управляющие входы передатчиков 51, разрешая прохождение информации о содержимом Рг.С в канал 4, Информация о содержимом Рг.С (триггеры 32 - 34) поступает на входы передатчиков 51 через мультиплексор 45. Формула изобретения Устройство Для Ввода информации, содержащее дешифратор, буферный регистр, блок управления и блок памяти, причем выход дешифратора подключен к входу записи-считывания блока памяти, первый и второй выходы блока управления подключены соответственно к входам синхронизации блока памяти и буферного регистра, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, устройство содержит приемники, первую и вторую группу передатчиков, причем адресные входы первой и второй групп устройства подключены соответственно к информационным входам передатчиков первой группы и дешифратора, выходы передатчиков первой группы подключены к адресным входам блока памяти, выходы которого подключены соответственно к информационным входам приемников, выходы которых подключенысоответственно к информационным входам буферного регистра, выходы которого подключены соответственно к информационным входам-выходам устройства и соответственно к информационным входам передатчиков второй группы, выходы которых подключены соответственно к информационным входам блока памяти, второй выход блока управления подключен к выходу признака ответа устройства, вход запуска которого подключен к входу запуска блока управления, третий выход которого подключен к входу синхронизации дешифратора, вход режима устройства подключен к входу режима блока управления и к входу записи- считывания буферного регистра,1674142 оставитель В. Смирновехред М,Уоргентал дактор О, С Корректор Э, Лончакова вых аказ 2924 Тираж 383 Подписное ВНИИПИ Государственного комитета по изобретениям и открытия 113035, Москва, )К, Раушская наб., 4(5 и ГКНТ ССС роизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101