Устройство формирования маршрута сообщения в однородной вычислительной системе

.(50 4 С 06 Р 15/ ОПИСАНИЕ ИЗОБРЕТЕНИЯ ВТОРСНОМ ЕТЕЛЬСТВУ г 4 8.1 гв Ь ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ Ф(56) Авторское свидетельство СССРУ 1100616, кл. С 06 Р 7/00, .1982.Авторское свидетельство СССРВ 1049917, кл, С Об Г 15/20, 1982.(54) УСТРОЙСТВО ФОРМИРОВАНИЯ МАРШРУТА СООБЩЕНИЯ В ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ,57) Изобретение относится к вычислительной технике и может найтиприменение при построении высокопроизводительных систолических,конвейерных и других процессоров, в которыхв ходе решения задачи происходитдвижение данных по вычислительнойсреде. Цель изобретения - увеличение.4ИббИВ 1 июд Выход ОНВ фйио.Ушаковчук Корр го исина е акт Заказ 7 аб., д, 4/5 проектная,твенно-полиграфическое предприятие, г. Ужгород,оизв/53ВНИИПИ Гпо дел113035,Тираж 694 Подписн дарственного комитета СССР изобретений и открытий сква, Ж, Раушская н1287172 чиям. Предлагаемое устроиство позволяет проводить обмен информацией между ПЭ в массиве с учетом кратчайшего геометрического пути и минимальной временной задержки за счет выбора и модификации адреса передачи в каждом транзитном ПЗ массива, Если ПЭ, которому адресована передаваемая информация, - соседний, то передача информации происходит непосредственно без модификации, которая учитывает загрузку направлений сектора передачи, Таким образом, "секторизация" пространства передач и одновременный анализ загрузки направлений передач позволяет с помощью предлагаемого устройства повысить производительность и,расширить область его целесообразного использования, 6 ил. Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных матричных, конвейерных,систолических, векторных и других 5процессоров, в которых в процессеобработки информации происходит движение данных в вычислительной среде.Цель изобретения - увеличениебыстродействия устройства.На фиг, 1 приведена функциональная схема предлагаемого устройства;на фиг. 2 - 4 - функциональные схемы блока сравнения, блока выборанаправлений и блока буферной памятисоответственно; на фиг. 5 - временные диаграммы работы устройства;на фиг, б - примеры возможных путейпрохождения данных между произвольными процессорными элементами (ПЭ) вмассиве с использованием предлагаемых устройств,Устройство (фиг. 1) содержит группу блоков 1.1,, 1,8 буферной памяти типа "первым вошел, первым, вышел",первый регистр 2, второй регистр 3,третий регистр 4, триггер 5, счетчик6, блок 7 сравнения, блок 8 выборанаправления, генератор 9 тактовыхимпульсов, демультиплексор, выполненный на группе ключей 10.110.8,быстродействия устройства. Устройство содержит группу блоков 1.1.1,8 буферной памяти, три регистра2,3,4, триггер 5, счетчик 6, блок 7сравнения, блок 8 выбора направленийгенератор 9 тактовых импульсов,группу ключей 10.1 ., 10.8, мультиплексор 11, дешифратор 12, два элемента И 13, 14, группу элементовИ 15.115.8, три элемента ИЛИ16, 17, 18, три одновибратора 19,20, 21 и два элемента задержки 22,23. Сущность изобретения заключается в следующем. Каждый процессорныйэлемент (ПЭ) в массиве имеет свойадрес (номер строки и столбца), покоторому он может идентифицироваться по отношению к другим ПЭ в массиве. Возможны транзитные передачи между ПЭ в массиве по восьми направлемультиплексор 11, дешифратор 12,первый и второй элементы И 13 и 14,группу 15.115,8 элементов И, первый, второй и третий элементы ИЛИ16, 17 и 18, первый одновибратор 19по фронту импульса, второй 20 и третий 21 одновибраторы по срезу импульса и первый и второй элементы 22 и23 задержки. Кроме того, на фиг. 1показаны вход 24 задания адреса устройства, информационные входы 25.1,,25.8 от соседних устройств, вход26 сброса и вход 27 запуска, а такжевыходы 28.1288 к соседним устройствам и выход 29 к ПЭ.Блок 7 сравнения (фиг, 2) содержит группу схем 30.1 ,30.16 сравнения, первую и вторую группы элементов ИЛИ 31,131.16 и 32.1,,32.16,Блок 8 выбора направлений (фиг. 3)содержит узел 33 памяти константы,первый и второй вычитатели 34 и 35,с первой по четвертую схемы 36 - 39сравнения, дешифратор, выполненныйна первой и второй группах элементов И 40.1,40,9 и 41.1,..,41,8,группе блоков элементов И 42,142,8, группе элементов ИЛИ 43,1,43,8 и с первого по третий элементах И 44 - 46, элементе ИЛИ 47 и12871 50 элементе 48 задержки. Каждый блок1.11.8 буферной памяти группысодержит группу, регистров 49.1,49.п, реверсивный счетчик 50 загрузки, первую и вторую группы клю"чей 51. 1, , 51.п и 52 . 1, , 52,п,группу блоков элементов ИЛИ 53.1,,53,п, первую и вторую группыэлементов ИЛИ 54, 1. 54.п и55.155.п, группу элементов 10И 56. 156.п, с первого по четвертый элементы И 57 - 60.Группа. блоков 1. 1 1.8 предназначена для организации очередейданных, поступающих от восьми соседних устройств и индикации коэффициента загрузки этих очередей. Первый 2 и второй 3 регистры предназначены для хранения адресной и операционной части информации соответст венно во время выбора направленияпередачи информации. Третий регистр4 служит для хранения информации,адресованной ПЭ данного устройства.Триггер 5 предназначен для индикации наличия информации в блоках 1.1,, 1.8 . Счетчик 6, дешифратор 12и обусловленные ими связи служатдля последовательного цикличногоопроса блоков 1.11.8.Блок 7 пред. 30назначен для определения наименеезагруженного направления в каждомиз восьми секторов возможных передач информации. Блок 8 служит длявыбора и модификации направления 35передачи поступившей информации.Генератор 9 предназначен для заданиядвух противофазных последовательностей импульсов, которые задаютсинхронизацию устройства, Группа клю чей 10.1,10,8 предназначена длявьдачи пришедшей информации на соседние устройства регулярной однородной структуры, Мультиплексор 11,группа элементов И 15.115.8, 45третий элемент ИЛИ 18 и обусловленные ими связи задают запись информации в регистры 2 и 3 от восьми возможных источников информации - соседних аналогичных устройств, Первый элемент И 13 служит для разре. -шения опроса блоков 1.1,1.8,еслиих очереди не пусты. Второйзлемент И 14 предназначен для разрешения вьдачи информации по выбранному 55направлению, если очереди блоков1.11.8 не пусты. Первый элементИЛИ .16 служит для сборки сигналов 72 4обнуления счетчика 6. Второй элемент ИЛИ 17, первый одновибратор 19 по фронту импульса, второй одновибратор 20 по срезу импульса и обусловленные ими связи предназначены для задания ,единичного и нулевого состояния триггера 5. Третий одновибратор по срезу импульса служит для задания работы счетчика 6 по модулю восемь с целью циклического опроса блоков 1.118Первый элемент 22 задержки служит для задержки закрытия элемента И 14 нулевым сигналом с прямого выхода триггера 5 на время вьдачи поступившей информации по выходам 28.128.8 устройства на соседние, устройства регулярной структуры.Второй элемент 23 задержки обусловлен переходными процессами счетчика 6, дешифратора 12 и мультиплексора 11 и служит для корректной записи принятой информации в регистры 2 и 3 устройства.Сихронизация работы предлагаемого устройства происходит по импульсам, которые формируются на первом и втором выходе генератора 9 и представляют собой две противофазные импульсные последовательности. Такт работы устройства состоит из первого и второго тактовых импульсов, вьдаваемых соответственно с первого и второго выходов генератора 9 фиг5) . По первому тактовому импульсу происходит запись принятой информации из блоков 1. 1 1.8 через мультиплексор 11 в регистры 2 и 3 устройства, По второму тактовому импульсу осуществляется выбор и модификация направления дальнейшей передачи принятой информации. Временные диаграммы работы основных элементов предлагаемого устройства без учета непринципиальных для его функционирования задержек показаны на фиг. 5.Рассматривается работа предлагаемого устройства Формирования маршрута сообщения в регулярных однородных структурах.Передача информации между любыми ПЭ в регулярной однородной структуре осуществляется транзитным способом через другие ПЭ массива, например, по восьми возможным направлениям с помощью предлагаемого устройства. Каждому ПЭ в системе (предлагаемому устройств) присваивается определенЭ5 128717 ный адрес .(номер строки и номер столбца в матрице процессорных элементов), по которому он может идентифицироваться по отношению к другим ПЭ массива. Передающаяся информация со стоит из двух частей - операционной и адресной. Адресная часть представляет собой код адреса ПЭ, которому предназначена данная операционная часть. Выбор направления передачи 10 ,пришедшей информации в предлагаемом устройстве происходит следующим образом, Адресная часть пришедшей информации сравнивается с адресом данного устройства по номерам строки и столбца и определяется одно из девяти возможньдх направлений передачи (восемь направлений - на соседние ПЭ, девятое - на обработку данному ПЭ). Одновременно с этим блок 20 7 сравнения определяет наименее загруженные направления для всех восьми секторов передачи данных, информация с которого модифицирует выбранное направление передачи данных в блоке 8 выбора направления. Например, для направления "Восток" анализируются на загрузку три направления этого сектора (фиг, 1); "10 го в Вост" ("10 - В"), "Восток ("В") и "Северо- Восток ("С - В"), для направления "10-В" анализируются направления "В", "О-В", и "10 г("10") и т.д. Алгоритм выбора минимально загруженного направления в каждом из восьми секторов рассмат ринается на примере сектора направления "Восток". Пусть коэффициенты загрузки направлений этого сектора следующие:,цля направления С-В равно А, для направленддя "В" - В, для 40направления"10-В" - С (под коэффициентом загрузки направления понймается длина очереди в блоке 1.д. в соседнем ПЭ по соответствующему направлению). Если (В сА)(В сС)=1, 45 то направлением передачи в этом секторе является "В", если (А с В) 4 (Асс С); 1, то направление передачи в секторе "В" определяется направлением "С-В", если (С с А) Л (А с В) = 1, 50то направление перецачи в этом секторе определяется направлением "О-В". Эта информация модифицируетсяв блоке 8 направление выбранного сектора перецачи данных. Таким образом достигается,выбор направления передачи информации в массиве процессорных элементов по кратчайшему пути с минималь 2 6ной задержкой. Особенность алгоритма "секторизации" пространства передач, который учитывает как выбор направления передачи, так и временной фактор, заключается в обязательном достижении адресованной информации необходимого ПЭ в массиве (фиг. 1 и 2). Исключение тупиковой ситуации, когда адресуемый ПЭ - соседний с максимальной задержкой по этому направлению, достигается введением средств в блок 8, которые не позволяют производить модификацию направления передачи в зависимости от загрузки направлений, если разница между индексами строк и столбцов сравниваемых адресов не превышает единицы,Перед началом работы на вход 2 б устройства подается единичддый импульс, который обнуляет все динамические элементы памяти устройства. Одновременно с этим на входе 24 устройства устанавливается код адреса (код строки и код столбца) данного устройства относительно других устройств в регулярной однородной структуре (фиг. б).На входе 27 устройства устанавливается единичный уровень сигнала,который запускает генератор 9 тактовых импульсов, на первом и втором выходах которого вырабатываются противофазные импульсные последовательности. При отсутствии информации в блоках 1.11,8 (входные очереди запросов пусты) на выходах признаков загрузки этих блоков индицируются нулевые сигналы, которые не изменяют нулевое состояние триггера 5, и нулевой сигнал с его прямого выхода запрещает прохождение тактовых импульсов с генератора 9 через элементы И 13 и 14, запрещая тем самым сдвиг очередей в блоках 1.1 1.8 и выбор направления передачи инФормации в блок 8.При поступлении информации от соседних ПЭ однородной структуры (например, при передаче данных между процессорными элементами в систолическом массиве) на выходе признака загрузки по крайней мере одного из блоков 1.11.8 появляется единичный сигнал, который через элемент ИЛИ 1 и одновибратор 19 устанавливает триггер 5 в единичное состояние, Появившийся единичный уровень сигнала на прямом выходе триг 1287172гера 5 открывает элементы И 13 и 14 для прохождения тактовых импульсов с генератора 9, Первый тактовый импульс генератора 9, проходя через открытый элемент И 13, увеличивает содержимое счетчика 6 на единицу, вследствие чего на втором выходе дешифратора 12 индицируется единичный сигнал, а мультиплексор 11 подготавливается к работе по второму входу. Если очередь в блоке 1.2 буферной памяти группы не пуста, то единичный сигнал с выхода признака загрузки этого блока поступает на вход элемента И 15.2 группы, открывая его и устанавливая через элемент ИЛИ 18 в открытое состояние мультиплексор 11 (в противном случае мультиплексор 11 остается в закрытом состоянии). Первый тактовый импульс, задержанный на элементе 23 задержки на время переходных процессов счетчика 6, дешифратора 12 и мультиплексора 11, поступает25 на входы синхронизации блоков 1.1 1.8 и входы синхронизации регистров 2 и 3 и производит в них запись из того блока 1.1,.1.8, на входе считывания которого присутствует единичный сигнал с соответствующего выхода 30 дешифратора 12. Аналогичным образом происходит последовательный цикличный опрос блоков 1.11.8 и считывание из них информации в регистры 2 и 3 по первым тактовым импуль сам, Считываемая информация из блоков 1.1, ,1.8 состоит из двух частей - адресной и операционной,которая соответственно заносится в регистры 2 и 3, Одновременно с этим 40 блок 7 для каждого сектора восьми возможных направлений определяет наименее загруженное направление и выдает соответствующие сигналы на блок 8. 45По второму тактовому импульсу, поступающему через открытый элемент И 14 на блок 8, происходит выбор и модификация направления передачи информации, вследствие чего в блоке 50 8 вырабатывается унитарный код,соответствующий определенному направлению передачи информации (или на один из восьми соседних устройств, или на обработку ПЭ данного устрой ства), В зависимости от унитарного кода во время второго тактового импульса происходит выдачапринятой на передачу информации или на соседнее устройство через определенный ключ,И 10.1, ,10,8 группы, или на ПЭ данного устройства, переписывая принятую информацию из регистров 2 и 3 в регистр 4, с выхода которого она выдается на выход 29 устройства непосредственно на обработку данному ПЭ.Информационные выходы ключей 10,1 10.8 и выходы коэффициентов загрузки соответствующих блоков 1.11.8, которые определяют коэффициенты загрузки этих блоков, образуют информационные выходы 28. 1 28,8 устройства, которые подключены к соответствующим восьми соседним устройствам в регулярной однородной структуре.Если все передачи информации от соседних устройств обслужены, то на выходе элемента ИЛИ 17 устанавливается нулевой уровень сигнала, который через одновибратор 20 сбрасывает триггер 5 в нулевое состояние. Элементы И 13 и 14 закрываются нулевымсигналом с прямого выхода триггера5, и устройство переходит в режиможидания поступления, следующей информации в блоки 1.1 1.8. При поступлении очередной информации от соседних устройств работа предлагаемого устройства формирования мар- шрута сообщения в регулярных однородных структурах протекает аналогично указанному.Рассматривается функционирование блока 7 сравнения (фиг. 2).На информационные входы блока 7поступают коэффициенты загрузки соответствующих направлений от соседних аналогичных устройств. Выход признаков блока 7 состоит из сорока восьми линий таким образом, что каждому из восьми направлений соответствует три шины иэ двух линий для каждого сектора, состоящего из трех направлений, формируются единичные сигналы на линиях второй шины, еслИ выполняется условие (В ( .А)(А бС) = 1, на линиях первой шины при условии (А ( В) А (А б С) = 1и на линиях третьей шины - в случае,если (СА) Л (А ( В) = 1, гдеА,В и С являются коэффициентами загрузки соответствующих трех направлений в секторе, Информация с выхода блока 7 используется для модификации выбора направления передачи с учетом загрузки направлений в сек(фиг. 3).По второму тактовому импульсус второго выхода генератора 9 инициируется процесс выбора и модификациинаправления передачи данных (еслитриггер 5 находится в единичном состоянии, что открывает элемент И 14).Этот импульс с выхода элемента И 14поступает на входы стробирования первого 34 и второго 35 вычитателей,разрешая их работу, и на вход стробирования считывания узла 33, который постоянно" хранит (без разрушения информации) код единицы, Вычитатели 34 и 35 вычисляют абсолютную разность (выходной разряд заемане учитывается) между кодами строки столбцов собственного и пришедшего адреса соответственно. С помощьюсхем 36 и 37, на вторые входы которых подается код единицы с выходаузла 33, а также с помощью элементов И 44, 45 и 46 на выходе элемента ИЛИ 47 формируется единичныйсигнал, говорящий о том, что пришедший операнд предназначен одному извосьми соседних устройств. Этотсигнал служит для запрещения моди,фикации передачи информации с уче.том коэффициентов загрузки направлений, если адресуемое устройство - соседнее.Одновременно с этим схемы 38 и39 вырабатывагот сигналы сравненийсобственного и поступившего адресапо строкам и столбцам соответственно, Эти сигналы, ггоступая соответствующим образом на элементы И 40,1,,40.8 и 41,141.8,организуют,направления передачи соответственнобез модификации и с модификациеи,учитывающей загрузку направлений.Элемент И 40,9 служит для выдачиединичного импульса при совпаденииадресов, если пришедшая информацияпредназначена данному устройству.Информация модиникации с учетом загрузки направлений поступает из блока 7в блок 8, задавая тем самым модификацию переда.чи информации в зависимости от загрузки направлений. Второй тактовый импульс, задержанныйна элементе 48 задержки на время возможного формирования на выходе ИЛИ47 единичного сигнала запрещения модификации, поступает на третьи вхо 20 25 30 35 40 45 50 55 ды элементов И 40.1, ,40.9 и 41.141.8. В зависимости от того предназначен ли текущий адрес соседнему устройству или нет вьдачасигнала направления происходит на один из элементов группы ИЛИ 43.1, ,43.8 или непосредственно с выхода соответствующего элемента И 40.140.8, минуя группу блоков элементов И модификации 42.1,,42,8 (если операнд адресован соседнему ПЭ), или с выхода соответствующего элемента И 41.141.8через группу элементов блоков И модификации 42.142.8 (если информация адресована не соседнемуи не данному устройству). Есги анализ направления в схемах 38 и 39 соответствует, например, направлению "Восток" ("В") и .если операнд адресован не соседнему ПЭ,то в зависимости от загрузки направлений "В, "СВ и 10 вможет произойти модификация направления вьдачи операнда и замена направления В на направление Ю-В или "С-В" для данного сектора направлений, Лпалогичная модификация в зависимости от загрузки направления может происходить во всех восьми секторах передач информации. Если операнд адресован соседнему устройству, то он передается на него непосредственно без модификации.Таким образом, по второму тактовому импульсу генератора 9 блок форми-рует на своих выходах сигнал передачи информации по одному из девяти возможных направлений (восемь соседних "устройств и собственные средства обработки (ПЭ). Поступление на устройство информации может происходить одновременно от восьми соседних устройств и заноситься в соответствующие блоки 1.11.8.Рассматривается работа блока 1.1, ,1,8 памяти (фиг. 4) .Перед началом Функционирования устройства единичный сигнал, поступающий на вход адреса блока 1.11,8, обнуляет регистры 49,1, ,49.п и счетчик 50. При поступлении информации па информационный вход блока 1.11.8 вход записи этого блока с соответствующего входа 25,1 25.8 устройства поступает единичный импульс занесения информации, который, проходя через открытый элемент И 58, производит следующие действия: поступая через открытый нулевым сиг 1287172 12налом с выхода элемента ИЛИ 55,1 элемент И 56,1 и элемент ИЛИ 54.1 на синхровход регистра 49.1, синхронизируют в него запись информации,проходящей через открытый ключ 51.1 5 и блок элементов ИЛИ 53.1 на информационный вход регистра 49.1; поступая через открытый нулевым сигналом с выхода элемента ИЛИ 55.п элемент И 59 на суммирующий вход счетчика 10 50, увеличивает его содержимое на единицу. Счетчик 50 индицирует на своем выходе коэффициент загрузки данного блока памяти.Занесение и считывание информации в регистрах 49.149.п организовано по принципупервым пришел,первым обслужен" следующим образом, Нулевое состояние х-го ( = 1; и) регистра с помощью группы элементов 20 ИЛИ 55.1,,55.п и группы элементов И 56.156.п разрешает запись информации в этот регистр и запрещает запись информапии в (х)-й регистр группы 49,149.п. Занесение информации происходит последовательно в регистры 49.149.п по сигналам записи, поступающим на вход записи блока 1.11.8 с помощью группы элементов И 56.1, ,56.п, З 0 группы элементов ИЛИ 54.154.п, группы ключей и группы блоков элементов ИЛИ 53.1, ,53.п. Считывание информации происходит также последовательно по первым тактовым импуль сам, поступающим на вход синхронизации блока 1. 1, , 1.8. Если очередь не пуста, на выходе элемента ИЛИ 55,1 индицируется единичный сигнал, который готовит к открытию элементы 40 И 57 и 60. При считывании информации на входе считывания блока 1.1, , 1,8 устанавливается единичный сигнал, который открывает элемент И 57 для прохождения первых такто вых импульсов, по которым происходит движение очереци в регистрах 49,149.п. Первый тактовый импульс, поступая на вход синхронизации блока 1.11.8, запрещает 50 с помощью элемента И 58 занесение информации в этот блок и, проходя через открытый элемент И 57 и через элементы ИЛИ 54,154.п на синхровходы регистров 49.149.п, 55 синхронизирует в них запись информации. Импульс с выхода элемента И .57 уменьшает содержимое счетчика 50 на единицу и, поступая на управляющие входы ключей 52,152,п, открывает их и организует продвижение очереди в регистрах 49.149,п и выдачу информации из регистра 49.1 на информационный вход блока 1.1 1.8, с выхода коэффициента загрузки которого вьдается информация о коэффициенте загрузки с выхода счетчика 50, а с выхода признака загрузки - сигнал готовности данного блока к вьдаче информации.При завершении работы на входе 27 устройства устанавливается нулевой уровень сигнала и оно прекращает свое функционирование (фиг. 3) . Работа предлагаемого устройства формирования маршрута сообщения в регулярных однородных структурах проиллюстрирована на примере произвольных пяти тактов на фиг. 5.Выбор наименее загруженного направления сектора передачи в прототипе для регулярной ортогональной структуры происходит последовательно за три такта работы устройства, в то время как в предлагаемом устройстве аналогичный выбар осуществляется за один такт.гФормула изобретенияУстройство формирования маршрута сообщения в однородной вычислительной системе, содержащее группу блоков буферной памяти, три регистра, генератор тактовых импульсов, счетчик, мультиплексор , дешифратор,демультиплексор , триггер, группу элементов И, три элемента ИЛИ, два элемента И, два элемента задержки,первый выход генератора тактовых импуль. сов подключен к первому входу первого элемента И, выход которого подключен к счетному входу счетчика и .входу второго элемента задержки, второй вход первого элемента И подключен к выходу триггера, информа-. ционный вход 1 с-го блока буферной памяти группы Ь = 1 и, где и - количество направлений обмена) является 1-м информационным входом устройства, выход третьего регистра является выходом для подключения к входу процессорного элемента устройства. первые входы первого и второго элементов ИЛИ соединены с входом сброса устройства, о т л и ч а ю щ е е с я1287172 14 13том, что,с целью увеличения быстродействия, в него введены три одноиибратора, блок сравнения и блок выбора направлений, который содержит четыре схемы сравнения; два вычитателя, узел памяти константы, элемент задержкгг и дешифратор, выходы признаков направлений передачи которого подключены к управляющим входам де- мультиплексора, информационные входы которого соединены с выходами разрядов первого и второго регистров и с информационными входами третьего регистра, выходы разрядов первой и второй групп второго регистра подключены соответственно к первым информацггоггггым входам третьей и четвертой схем сравнения и к входам вычитаемого первого и второго вычитателей, первая и вторая группа входов задания адреса устройства соединены соответственно с входами уменьшаемого первого и второго вычитателей и с вторыми информационными входами третьей и четвертой схем сравнения, выходы признаков третьей и четвертой схем сравнепия подключены к инФормационным входам первой группы дешифратора блока выбора направлений, информационные входы второй группы этого дешифратора соединены с выходами признаков первой и второй схем сравнения, первые информационгые входы которых соединены с выходами первого и второго вычитателей соответственно, а вторые информационные входы поразрядно объединены и соединены с выходом узла памяти константы, вход запуска генераторатактовых импульсов является входомзапуска устройства, второй выходгенератора тактовых импульсов подключен к перволгу входу второго эле -мента И, второй вход гсоторого подключен через первый элемент задержки квыходу триггера, а. выход подключен к входам стробирования узлапамяти копстанты, первого и второговычитателей и через элемент задержки блока выбора направлений к входустробироъания дешифратора этого жеблока, выход признака совпадения адреса которого соединен с входомсинхронизации третьего регистра,вы 3.ходы признаков и информационныевходы блока сравнения соединены с ,информационными входами третьей группы дешифратора блока выбора направлений и с соответствующими входамикоэффициентов загрузки направленийустройства, вход сброса которогосоединен с входами сброса с первогопо третий регистров и блоков буферной памяти группы, выходы признаковзагрузки которых соединены с входами второго элемента ИЛИ и с первыми входами соответствующих элементов И группы, выходы которых соеди- .нены с входами третьего элементаИЛИ, выход которого соединен с входом стробирования мультиплексора,20 информационные входы которого соединены с информационными выходамиблоков буферной памяти группы, выход счетчика подключен к информационному входу дешифратора и к адресному входу мультиплексора, выходы разрядов первой и второй группыкоторого соединены с информационными входами первого и второго регистров соответственно, выходы разрядов дешифратора соединены с вторыми входами соответствующих элементов И группы и с входами считываниясоответствующих блоков буферной памяти группы, выход второго элемента35 задержки подключен к входам синхронизации первого и второго регистрови блоков буферной памяти группы, выход второго элемента ИЛИ подключенчерез первый одновибратор к входуустановки триггера, а через второйодновибратор - к входу сброса триггера, выход соответствующего разряда дешифратора подключен через третий одновибратор к второму входу45 первого элемента ИЛИ, выход которого подключен к входу сброса счетчика, вход записи и выход коэффициепта загрузки 1 с-го блока буферной памяти группы являются 1 с-м входом соп 50 ровождения информации и 1 с-выходомкоэффициента загрузки направленияустройства соответственно, 1287172