Устройство для обнаружения ошибок в кодовой последовательности

СО 1 ОЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 1)5 Н 03 М 13/О Н Надык льство ССС .11/08, 198 ство СССР 11/08, 198 54) УС ОКВК 57) Изобре ельной тех воени тносится к вычисл предназначено для вых устройствах о и передачи данных вах повышения дос выхо- атом ике и цифр нения тройс римене аботки выра- учае хр в у и ва так ужив верносЦелью сте х передачи данных. является сокращени обрете ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБР Д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидет9 1399743, кл, С 06 РАвторское свидетелХф 1238078, кл. С 06 Р ЙСТВО ДЛЯ ОБНАРУМБНИЯ ОШИВОЙ ПОСЛЕДОВАТЕЛЬНОСТИ 801569996 аппаратурных затрат. Устроиство дляобнаружения ошибок в кодовой последовательности содержит сдвиговый регистр3, регистры 4.1, 4.2 и 7, блок 5 памя-ти, сумматор 6, счетчики 8 и 13, дешифраторы 9 и 14, элемент НЕ 1 О, элементы И 11.1, 11.2, 15 и 17, элемент ИЛИ 12 и формирователь 16 импульсов записи с соответствующими связями. В устройстве признак ошибки вырабатывается после анализа знака разности принимаемого числа, представленного в коде условных вычетов, ипороговой константы, вычисляемой заранее, При возникновении ошибк ном из остатков принятое число дит за границу диапазона, при в знаковом разряде сумматора 6 батывается "1", в противном сл "0", Таким образом ошибка обнар ется. 1 ил.Изобретение относится к вычислиельной технике и предназначено длярименения в цифровых вычислительных ашинах и устройствах обмена информации, а также для повышения достоверности в системах передачи данных.Целью изобретения является сокращение аппаратурных затрат.На чертеже представлена схема устойства для обнаружения ошибок в коовой последовательности.Устройство содержит информационый вход 1 устройства, тактовый входустройства, сдвиговый регистр 3, 15ервый 4.1 и второй 4,2 регистры,лок 5 памяти, сумматор 6, третий ре"истр 7, первый счетчик 8, первый дефратор 9, элемент НЕ 10, первый 11.1 и второй 11.2 элементы И, эле мент ИЛИ 12, второй счетчик 13, вто- рой дешифратор 14, третий элемент И 15, формирователь 16 импульсов за,писи, четвертый элемент И 17 и выход 18 устройства.Устройство для обнаружения ошибок в кодовой последовательности реализу-. ет ВУ-код, использование которого для контроля чисел заключается в следующем, Исходный код разбивается на и 30групп разрядов, каждая из которых рассматривается как остаток от деления , некоторого числа Аф на набор взаимно ; простых оснований Р ,Р Р, Таким образом, исходный код, например двоич-З 5 ное число А, представляется в виде ус)/ /ловного числа А =ЫЫ.и ус ,ловно считается числом в системе остаточных классов в котором с; - остаЭток от деления условного числа А , ц двоичный код которого соответствует исходному числу Ана набор условныхоснований Р (=1,2 п), а величина условных оснований выбирается так,чтобы выполнялось условие Р, ) 2 з, где Я - разрядность ь-й группы,Для обнаружения ошибок в таком числе А необходимо ввести избыточность,. .используя остаток Ы, = с от деле ния числа А на дополнительное основание - контрольный модуль и. Вычис", ление этого остатка может быть осуще" Ствлено по известньк в остаточных классах правилам. 55Из теории остаточных классов известно, что при условии13 ифиП Р;Неискаженные числа А удовлетв оряют условию А ( Р,или 1(с в ош 1ьц О ш 1Р.где -- пороговая константа;1Я 1 - вычисление целой части соответствующего выражения; ш. - вес ь-го ортогонального базиса, определяемый так, что1 Р ише КК. Р ф 1 Р. Это условие позволяет организовать контроль информации с определением факта наличия либо отсутствия ошибок.а шВеличины 1 вычисляются заранееРи записаны соответствующим образом в блок 5 памяти. Счетчик 8 .имеет разрядность ш=31 о 8 (8+г) и .считает количество синхроимпульсов. Счетчик 13 считает количество групп и имеет раз:рядность 31 с= 1080Ьгде Я- число груйп.Устройство работает следующим об- . разом.На информационный вход 1 подается информация в последовательном коде. Она синхронизирована с поступающими на вход 2 синхроимпулъсами. Информация записывается в младший разряд сдвигового регистра Э и сдвигается в его старшие разряды с приходом каждого очередного бита информации. В это же время счетчик 8 считает синхроимгде Р - наибольшее условное основаиние из них совокупности, возможно обнаружение ошибок любой кратности в одном из основных (.,числа А" с вероят 1ностью, равной единице,Представление кода А совместнос контрольным признаком ,1 в виде условного слова в системе остаточныхклассов (код условных вычетов),позволяет использовать для обнаружения ошибок тот факт что любое искажение условного кода по одному из условных оснований Р. переводит условное числоА из диапазона (О,Р) в диапазон (Р,Р,) где5 15699 пульсы и выдает результат в двоичной форме на вход дешифратора 9. С приходом первого синхроимпульса с первого выхода дешифратора 9 выдается команда на считывание из блока 5 памяти информации, находящейся по адресу, который определяет состояния регистров 4. 1 и 4.2 и счетчика 13, с второго - команда записи информации в регистр 7 с выхода сумматора 6, причем формирователь 16 импульсов записи обеспечивает такую длительность сигнала записи в регистр 7,при которой не происходит многократное суммирование и запись его результатов в регистр 7, с третьего - команда установки в нуль регистра 4.2 и разрешение на считывание информации о результатах контроля информации в предыдущем такте со 20 знакового (старшего) разряда регистра 7, которая подается на один из входов элемента И 17.На выходе элемента И 17, т.е, на выходе 18 устройства, присутствует 25 "0", так как в тот момент в знаковом разряде регистра 7 записан 10. Описан такт работы устройства при приеме первой группы. Сама группа в это время накапливается в сдвиговом регистре 3. С приходом Б-го синхроимпульса сигнал с Б-го выхода дешифратора 9 поступает на вход элемента И 15. Так как дешифратор 14 находится в нулевом состоянии (сигнал на его первом выходе) то на элементе И 15 вырабатывается сигнал установки в "О" регистра 7. Кроме того с Б-го выхода дешифратора 9 на элемент ИЛИ 12 подается единичный сигнал. На второй вход этого элемента воздействует единичный сигнал, поступающий с элемента НЕ 1 О, так как на его вход с выхода дешифратора 14 подается "0" (в сдвигоном регистре накапливается последняя груп па). При совпадении двух единиц на входах элемента И 1 1.2 на его выходе появляется "1", которая, проходя через элемент ИЛИ 12, сбрасывает в "0" счетчик 8, увеличивает показания счет О чика 13, разрешает запись битов первой группы из сдвигового регистра 3. в регистр 4,1. При этом формируется адрес выборки для блока 5 памяти из номера, группы в двоичном коде, кодо 55Ьвой комбинации группы в регистре 4.1 и нулей в регистре,4.2, подается запрет считывания знакового разряда регистра 7 на элемент И 17. Далее в сдвиговом регистре 3 начинает формироваться вторая группа. С приходом первого бита второй группы с первого выхода дешифратора 9 по сформированному адресу выбирается ин-. формация из блока 5 памяти. Эта информация подается на вход первого слагаемого сумматора 6 и складывается с . числом, находящимся на входе второго слагаемого этого сумматора 6, которое записано в регистре 7. Полученная сум- мазаписывается в регистр 7 по един;.:- ному сигналу с третьего выхода дешифратора 9, в которое он устанавлиаз., - ся с приходом третьего синхроимпульса. В этом такте считывание знакового разряда и обнуления регистра 7 не произ" воцится, Далее с приходом остальных групп все операции повторяются. В первом рабочем такте из блока 5 памяти выбирается числош 1Р огде о - остаток по первому основанию,представленный в двоичной форме и передаваемой по каналам связи,в остальных тактах из блока 5 памятивыбирается(1При обработке последней группы напоследнем выходе дешифратора 14 устанавливается единица. Теперь на входеэлемента И 11.2 устанавливается нуль,полученный с выхода элемента НЕ 10,а на выходе элемента И 11.1 устанавливается "1", С приходом ,Б+г-го син.хроимпульса на входе элемента 11,1появляется.еще одна "1". В результате на выходе этого элемента появляется "1", которая разрешает запись информации, регистр 4.2 обнуляет счетчик 13,.и, проходя через элемент ИЛИ12, разрешает запись в регистр 4.1 остальной части остатка по контрольномуоснованию и обнуляет счетчик 8. Тогдана адресном входе блока 5 памяти формируется адрес Б+г битов остатка поконтрольному основанию и номер грудПосле этого начинает приниматься следующий блок данных. С приходом первого бита этого блока по сформирован 1 пному адресу выбираетсяв ., второр Э го - суммирование в сумматоре, третье-, го - обнуления регистра 4.2, считыва1569996 Составитель А, КлюевТехред М, Дндык Корректор О, Кравцова Редактор М, Бланар Заказ 1458 Тираж 662 ПодписноеВНИИПИ Государственногокомитета по изобретениям и открытиям при ГКНТ СССР 13035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат Патент , г.ужгород, ул. Гагарина, 101 ние информации со знакового разряда регистра 7, Б-го - обнуление регистра 7. Устройство готово к обработке ново- г блока данных. Появление на выходе 1 "1" свидетельствует о наличии ошибки в обработанном блоке данных.Формула изобретения 10Устройство для обнаружения ошибок в кодовой последовательности, содерж щее первый, второй и третий регистр , блок памяти, сумматор, первый и в орой счетчики, первый и второй дефраторы, элемент НЕ, первый и втор й элементы И и элемент ИЛИ, причем т ктовый вход устройства соединен со с етным входом первого счетчика, вых д которого соединен с входом перво г дешифратора, выход блока памяти с единен с входом первого слагаемого с матора, выход которого соединен с информационным входом третьего регист 1 Ра, выходы разрядов которого соедине Ны с входами разрядов второго слагаеМого сумматора, выходы разрядов второго счетчика соединены с входами разрядов второго дешифратора, выход Первого элемента И соединен с первым 30 ходом элемента ИЛИ, выход элемента Е соединен с первым входом второго лемента И, о т л и ч а ю щ е е с я ем, что, с целью сокращения аппаратурных затрат, оно содержит сдвиговый регистр, третий и четвертый элементы И, Формирователь импульсов за,писи, причем информационный и тактовый входы устройства соединены соот, ветственно с входом младшего разряда н с входом разрешения сдвига сдвигового регистра, выходы с первого по Б-й разрядов (Б - максимальное количество двоичных разрядов, необходимое для представления остатка по рабочему 45 основанию) и выходы с (Б+1)-го по(Б+г)-й (Б+г - количество двоичныхразрядов, необходимое для представления остатка по контрольному основанию) разрядов которого соединены соответственно с входами разрядов информационных входов первого и второго регистров, выходы разрядов которых и выходы разрядов второго счетчика соединены соответственно с входамиразрядов адресного входа блока памяти, вход разрешения считывания которого соединен с первым выходом первого дешифратора, второй выход которогочерез формирователь импульсов записисоединен с входом разрешения записитретьего регистра, вход установки в0" которого соединен с выходом третьего элемента И, первый вход которого соединен с первым выходом второгодешифратора и с первым входом четвертого элемента И, выход которого является выходом устройства, третий выходпервого дешифратора соединен с входомустановки в н 0" второго регистра и свторым входом четвертого элемента И,третий вход которого соединен с выходом старшего разряда третьего регистра, Б-й выход первого дешифратора соединен с вторым входом третьего элемента И и с вторым входом второго элемента И, выход которого соединен с втрвторым входом элемента ИЛИ, выход которого соединен с входом разрешениязаписи первого регистра, со счетнымвходом второго счетчика и с входом установки в 0 первого счетчика, (Б++г)-й выход первого дешифратора соединен с первым входом первого элемента И, выход которого соединен с входом установки в "0" второго счетчикаи с входом разрешения записи второгорегистра, последний выход второго девлфратора соединен с вторым входомпервого элемента И и с входом элемента НЕ.