Интегратор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСОУБЛИН ЯО 6 С 7/18 нс тельство С С 7/186, 1 ожет ии ана йствтавем деа, доОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ПИСАНИЕ ИЗОБРЕАВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к ин ционно-измерительной технике, м быть использовано при построен логовых и цифроаналоговых устр для усреднения сигналов и явля усовершенствованием изобретени авт.св. У 1298775. Цель изобре расширение динамического диапа ,изменений входных сигналов, По ленная цель достигается введен шифратора, реверсивного счетчи полнительных интегрирующих конденсаторов, блока переключателей, разрядных резисторов, компараторов, элемента ИЛИ, элемента И, задатчика опорных напряжений. Интегратор имеет широкий динамический диапазон изменений входных сигналов по уровню, вре"мени интегрирования и диапазону задания начальных условий за счет коммутации введенных конденсаторов параллельно интегрирункцему при превышении модуля выходного напряжения заданного уровня и отключения их частипри уменьшении модуля выходного напряжения до величины меньше заданного уровня, при этом заряд частиотключенных конденсаторов возвращается в интегрирующий конденсатор,Каждому переключению введенных конденсаторов соответствует определенныймасштаб интегрирования, который определяется кодом, формируемым на выходе кода масштаба интегрированияинтегратора. 2 ил, 1401485Изобретение относится к информационно-измерительной технике, может быть использовано при построении аналоговых и цифроаналоговых уст 5 ройств для усреднения сигналов в анализаторах, интегрирующих вольт" метрах, а также в других устройствах, где при проведении операций интегрированиятребуется точная начальная установка интегратора, а. также широкий диапазон измерений входных сигналов, и является усовершенствованием изобретения по авт.св. В 1298775. 15Целью изобретения является расширение динамического диапазона изменений входных сигналов.На фиг. 1 приведена схема предлагаемого интегратора, на фиг.2 - вре менные диаграммы, поясняющие его работу.Интегратор содержит два операционных усилителя 1 и 2, входной резистор 3, вспомогательный резистор 4,ин тегрирующие конденсаторы 5 и 6, аналоговый запоминающий блок 7, ключи 8 и 9, двухпозиционный переключатель 10, информационный вход 11 интегратора, вход 12 задания режима работы ин тегратора, выход 13 интегратора, блок 14 синхронизации, источник 15 задания начальных условий, блок 14 синхронизации содержит два одновибратора 16 и 17 и элемент И 18. Аналоговый запо 35 минающий блок 7 выполнен на накопительном конденсаторе 19 и ключе 20, управляющий вход которого является входом управления записью аналогового запоминающего блока 7. Кроме того, 40 интегратор содержит дешифратор 21, реверсивный счетчик 22, дополнительные интегрирующие конденсаторы 23, блок переключателей 24, разрядные резисторы 25, четыре компаратора 26-29, элемент ИЛИ 30, элемент И 31, задатчик 32 опорных напряжений, выход 33 кода масштаба интегрирования интегратора и вход 34 задания масштаба начальных условий интегратора.50Интегратор работает следующим образом.С приходом очередного импульса Ц, управления в момент времени г. на вход 12, оп же вход запуска блока 14 синхронизации (Фиг,2 а) последний55 на своих выходах вырабатывает управляющие сигналы Б,., -014 (фиг.2 бг) так, что импульс 04., на выходе 1 длиннее импульса Б,на выходе 2на время, достаточное для заряда интегрирующего конденсатора 5 и частидополнительных конденсаторов 23, донапряжения источника 15 задания начальных условий, а также достаточноедля полного разряда оставшейся части конденсаторов 23 через соответствующие резисторы 25,Под действием сигнала У с первого выхода блока 14 синхронизацииключ 8 размыкается, а двухпозиционный переключатель 10 замыкает первыйи второй выводы, при этом напряжение,полученное интегрирующим конденсатором 5 в процессе интегрирования впредыдущем .цикле интегрирования,сохраняется неизменным до момента времени с замыкания ключа 9 под действием управляющего сигнала П , поступающего с выхода 3 блока 14 синхронизации.Так как в интервале времени, непревышающем с, от момента г., навход управления записью аналоговогозапоминающего блока 7 поступает импульс управления У,4с второго выхода блока 14 синхронизации, то выходное напряжение операционного усилителя 1, равное напряжению на конденсаторе 5, а следовательно, и интервалу входного напряжения О запредыдущий цикл измерения, запоминается в аналоговом запоминающемблоке 7, с выхода которого оно поступает на выход 13 интегратора(фиг,2 л).После окончания импульса Пцнавтором выходе блока 14 синхронизациии в течение оставшейся части импульса Уц , на его первом выходе вырабатывается импульс Ц, управления натретьем выходе блока 14 синхронизации,под действием которого замыкаетсяключ 9 и заносится код масштаба свхода 34 задания масштаба начальныхусловий в реверсивный счетчик 22,воздействуя через дешифратор 21 науправляющие входы соответствующихпереключателей блока переключателей24, При этом часть конденсатора 23общей емкостью См в соответствии сзаданным начальным масштабом интегрирования с помощью переключателейблока 24 подсоединяется параллельноинтегрирующему конденсатору 5 и вместе с ним заряжается до напряжения,равного напряжению источника 15 за)(4 БнЕсли ,-с. )(3:5) К 4 С то последним членом в выражении (2) можно пренебречь тогда 314014 дания начальных условий (фиг.2 к), Остальная часть конденсаторов 23 подсоединяется через разрядные резисторы 25 между шиной нулевого потенциа 5 ла и инвертирующим входом операционного усилителя 1, Так как разность потенциалов между входами операционного усилителя с отрицательной обратной связью близка к нулю,а неинверти О рующий вход операционного усилителя подключен к шине нулевого потенциала, то и на его инвертирующем входе устанавливается потенциал, близкий к нулевому. Следовательно, оставшаяся 15 часть конденсаторов 23 через резисторы 25 разряжается до нулевого потенциала.В течение времени действия импульса О на первом выходе блока 14 синхронизации (фиг.2 б) коммутация двухпозиционного переключателя 10 приводит к образованию вспомогательного интегратора на элементах 2-4 и 6, при этом напряжение на конденсаторе 25 6 под действием входного сигнала О и (фиг.2 д) в момент времениокончания импульса О 4; с первого выхода блока 14 синхронизации становится равным (фиг.2 и)30ас-с,)е, (Ъ 6нгде С - емкость интегрирующего конбденсатора 6К - сопротивление входного ре 3зистора 3. У1+и,)е -с+с(е,Ъ б мгде О - напряжение на выходе ис(5 точника задания начальных условий.Если в процессе интегрирования в момент времени С выходное напряжение положительной полярности операционного усилителя 1 превысит уровень О , напряжения, поступающего на второй вход компаратора 26 с первого выхода задатчика 32, или станет меньше О , отрицательного уровня напряжения, поступающего с второго выхода задатчика 32, то на выходе компаратора 26 или соответственно компаратора 27 появится напряжение уровня логической единицы и через элемент ИЛИ 30 поступит на вход прямого счета реверсивного счетчика 22, что приведет к увеличению коДа счеч чика на единицу и с помощью дешифратора 21 и блока переключателей.24 к подключению параллельно интегрирующему конденсатору 5 другой совокупности конденсаторов 23 с новым значением емкости С ,. При этом на вновь подкюш)ченных конденсаторах и оставшихся ранее подключенных заряды пере- распределяются в соответствии с их емкостью, а отключенные конденсаторы разряжаются до нулевого уровня через соответствующие разрядные резисторы 25 и переключатели блока 24, заряжая тем самым все конденсаторы, включенные между выходом операционного усилителя 1 и его инвертирующим входом. Таким образом, весь заряд, который был в конденсаторах до смены масштаба, вновь сосредоточен в конденсаторах, участвующих при интегрировании с новым масштабом. При этом напряжение на выходе операционного усилителя изменяется с 35 Ом По окончании действия импульса О,4, на первом выходе блока 14 синхронизации с момента времени с ключ аоЯ8 замыкается, а двухпозиционный переключатель 10 замыкает вход и выход операционного усилителя 2, при этом напряжение О на выходе операционного усилителя 2 устанавливается равным а 5 нулю, а конденсатор 5 и часть конденсаторов 23 (скоммутированных в со-. ответствии с заданным начальным масштабом) начинают заряжаться с напряжения Овходным током д 4 (фиг.2 е) 5 О с информационного входа 11 через входной резистор 3 и током(фиг.2 з) разряда интегрирующего конденсатора 6, при этом напряжение на выходе операционного усилителя 1 (фиг,2 к) из ,меняется по закону:(второго) выхода задатчика 32.Если при каждой смене масштабаобеспечить одинаковую величинуС+Сза счет выбора емкостей коимденсаторов 23 и соответствующих изменений кода дешифратора 21, то масштаб интегрирования интегратора мож"но определить по масштабу первого1поддиапазона М в этом слуК, С,фчае работает только интегрирующийконденсатор 5, какм= м " =( ) Я"Е СЕсли в процессе интегрированияуровень выходного, напряжения окажется меньше положительного напряженияна третьем выходе задатчика 32, нобольше отрицательного напряжения начетвертом выходе задатчика 32, товыходные напряжения компараторов 28и 29 устанавливают на уровне логической единицы и поступают на первыйи второй входы элемента И 31, на третий вход которого приходит инвертированный сигнал нулевого состояния реверсивного счетчика 22. Если в реверсивном счетчике 22 присутствуеткод, отличный от нулевого, то на втором выходе реверсивного счетчика 22устанавливается уровень логическойединицы, и на выходе элемента И 31 вмомент времени се устанавливаетсятакже уровень логической единицы,который, .поступая на четвертый вычитающий вход реверсивного счетчика22, приводит к уменьшению кода его(фиг.2 м) на единицу, а следовательно, и к изменению скоммутированнойемкости конденсаторов 23, при этомвыходное напряжение интегратора возрастает, что соответствует новомудиапазону интегрирования с новым кодом масштаба,Таким образом, к моменту окончания очередного интервала интегрирования и началу последующего на выходе операционного усилителя 1, а следовательно, и на выходе 13 интегратора (фиг.2 л) будет напряжение, равное интегралу входного напряжения с учетом масштаба интегрирования, определяемым кодом входа 33 масштаба интегратора и с учетом начальных условий без потери точности при изменениивремени интегрирования и без потеривходной информации из-за времени, необходимого для установления начальных условий интегратора. Кроме того,на точность интегрирования не влияют, в пределах работоспособности устройства, величины емкости интегрирующего конденсатора 6 сопротивления вспомогательного резистора 4 и уровней выходных напряжений задатчика 32.Благодаря автоматическому подключению дополнительных конденсаторов 23 параллельно интегрирующему конденсатору 5, расширяется динамическийдиапазон входных сигналов как по величине так и по длительности интегрирования в несколько раз в зависимости от максимальной емкости масштабныхконденсаторов. При этом перегрузкиоперационного усилителя нет,Формула изобретения Интегратор по авт. св, В 1298775, о т л и ч а ю щ и й с я тем, что с целью расширения динамического диапазона изменений входных сигналов, в него введены дешифратор, реверсивный счетчик, и дополнительных интегрирующих конденсаторов, блок переключателей, и разрядных резисторов, четыре компаратора, элемент И, элемент ИЛИ и задатчик опорных напряжений,выходы которого подключены соответственно к первым входам компараторов,вторыми входами соединенных с выходомпервого операционного усилителя, вы-.ходы первого и второго компараторов через элемент ИЛИ подключены к входу .прямого счета реверсивного счетчика,вход обратного счета которого соединен с выходом элемента И,первый, второй и третий входы элементы И подключены соответственно к выходам третьего и четвертого компараторов и выходузнакового разряда реверсивного счетчика, установочные входы которого 50. являются входом задания масштаба начальных условий интегратора, а вход управления записью соединен с третьим выходом блока синхронизации, входы дешифратора соединены с выходом кода масштаба интегрирования интегратора и подключены к разрядным выходам реверсивного счетчика, выходы дешифратора подключены к управляющимвходам блока переключателей, инфор 1401 мационные входы которого через соответствующие дополнительные интегрирующие конденсаторы соединены с инвертирующим входом первого операци 5 онного усилителя, выход которого под 4858ключен к первой группе выходов блока переключателей, вторая группа выходов которого через соответствующие разрядные резисторы соединена с шиной нулевого потенциала.1401485 а Составитель С.Беландактор Н,Лазаренко Техред И.Дидык орректор М.Максиииш ираж 704 Заказ 2787/ одписно роизводственно-полиграфическое предприятие, г. Ужгород, ул ВНИИ 11 И Государственного па делам изобретений и3035, Москва, Ж, Раувс иитета СССР ткрытий я наб., д, 4/5