Устройство для преобразования широтно-импульсных сигналов в кодоимпульсные сигналы

(51)4 Н 03 М 1 ГОСУД АРС ПО ДЕЛА сг.пцолндя(21) 4022 (22) 14,0 (46) 15.0 (71) Всес ский инст 42/24-24,88, Бюл. У 10юэный научно-итут железнодор фров зуетс импул сигна сследовательожного повыше тра (72 орт,Е,Бакеев,.Д нк Л,И.Ги М.К (53) (56) сое 1 ости работы овыш тков..Мирошниченс.15-19,лектро Сб,научко, М.:рис.1,2 ч 4 с 19 бло теЕННЫЙ КОМИТЕТ СССР ЗОБРЕТЕНИЙ И ОТНРЫТ ОПИСАНИЕ ИЗ К АВТОРСКОМУ СВИДЕТЕ ухопрудскии,В.А.Сахаров нцов 27.11 (088.8) ение эффектив ированных уча под ред. Ранспорт, 1985Авторское свидетельство СССР 1196839, кл. С 06 Р 3/00, 198(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯШИРОТНО-ИМПУЛЬСНЫХ СИГНАЛОВ В КОЛИМПУЛЬСНЫЕ СИГНАЛЫ обретение относится к аналогож преобразователям и испольдля преобразования широтноных сигналов в кодоимпульсныеЦелью изобретения является ие помехоустойчивости устройссчет стробирования моментов переключения основных блоков у тва. По сигналу запроса от процесра 15 широтно-импульсные сигналыисточника 1 преобразуются на выхоблока 10 памяти в кодоимпульсныесигналы, Устройство содержит истоник 1 широтно-импульсных сигналовхронизатор 2, селектор 3 импульсотриггеры 4, 6 и 16, счетчики 5, 1и 24, элементы И-НЕ 7, 8, 13, 18,20 и 25, элементы НЕ 9, 21 и 23,1 О памяти, блок 11 управления, регистр 12, процессор 15, формировали 17 и 22 импульсов и блок 26 стбирования. 2 з,п. ф-лы, 5 ил.Изобретение относится к аналогоцифровым преобразователям и можетиспользоваться для ввода информациив цифровые вычислительные машины,5Целью изобретения является повышение помехоустойчивости устройства.На фиг.1 представлена структурная схема предлагаемого устройства;на фиг.2 - функциональная схема источника широтно-импульсных сигналов;на фиг.З - функциональная схемахрониэатора; на фиг4 - функциональная схема селектора импульсов; нафиг.5 - функциональная схема блокауправления.Устройство (фиг,1) содержит источник 1 широтно-импульсных сигналов, хронизатор 2, селектор 3 импульсов третий триггер 4, первый 20счетчик 5, второй триггер 6, первыйи третий элементы И-НЕ 7 и 8, первыйэлемент НЕ 9, блок 10 памяти, блок11 управления, регистр 12, шестойэлемент И-НЕ 13, второй счетчик 14, 25процессор 15, первый триггер 16,первый формирователь 17 импульсов,четвертый, пятый, второй элементыИ-НЕ 18, 19 и 20, третий элементНЕ 21, второй формирователь 22 импульсов, второй элемент НЕ 23, третийсчетчик 24, седьмой элемент И-НЕ 25и блок 26 стробирования.Источник широтно-импульсных сигналов (фиг,2) содержит блок 27 телемеханики (приемный полукомплект телесигнализации), формирователь 28 импульсов и элемент НЕ 29,Хронизатор (фиг.З) содержит генератор 30 импульсов, делитель 31 частоты, счетчик 32, первый, четвертыйтриггеры 33 и 34, третий и четвертыйэлементы И-НЕ 35 и 36, второй и третий триггеры 37 и 38 и первый и второй элементы И-НЕ 39 и 40,Селектор импульсов (фиг.4) содержит импульсный фильтр 41 и элементНЕ 42,Блок управления (фиг,5) содержитрегистр 43 сдвига, регистр 44 промежуточной памяти, первый, второй и50третий элементы И 45 - 47, распределитель 48 импульсов, первый, второйи третий элементы И-НЕ 49 - 51 и элемент НЕ 52.Устройство работает следующим55образом.Разделение по длительности широтно-импу.1 ьсных сигналов и выдачу соответствующих им уровней "0" и "1" осуществляет селектор 3 импульсов, Для обеспечения нормальной работы селектора 3 импульсов на его вход необходимо подавать тактовые импуль" сы с частотой, близкой к частоте разделяемых сигналов, и сдвинутые по фазе относительно друг друга. С этой целью импульсы генератора 30 (фиг.З) через делитель 31 частоты поступают на вход счетчика 32, триг" гера 37 и через элементы И-,НЕ 39 и 40 на входы триггера 38, Выходы триггеров 38 и 37 подключены к соответствующим тактовым входам селектора 3 импульсов (фиг.З), обеспечивая его нормальную работу. Импульсы с выхода селектора 3 импульсов поступают на вход регистра 12 и элемента И-НЕ 7. С выхода регистра 12 четыре параллельных сигнала поступают на вход блока 10 памяти, выполненного на микросхеме К 155 РУ 2. Адрес записываемой информации поступает на адресные входы блока 10 памяти со счетчика 14, а разрешение на запись сигналов в блок 1 О памя 1 и подается на соответствующий вход через элементы И-НЕ 7 и 8 и элемент НЕ 9 при наличии разрешающих сигналов на выходах счетчика 5 и триггера 16.Различные по длительности импульсы от блока 27 телемеханики (фиг,2) через формирователь 28 и элемент НЕ 29 поступают на вход сброса счетчика 32 (фиг.3), Частота на выходе делителя 31 такова, что длительности импуль-сов, соответствующих "1" и "0", недостаточно для переключения счетчика 32 в последнюю позицию, И только в конце информационной серии по приходу сверхдлинного фазирующего импульса счетчик 32 успевает досчитать до последней позиции, сигнал с его выхода через элементы И-НЕ 18 и 19 и элемент НЕ 21 приводит к нулю счетчики 14 и 24 (фиг1).По мере готовности процессора 15 с его выхода запроса на вход установки в "1" триггера 16 и формирователя 22 (фиг.1) поступает сигнал отрицательной полярности, по переднему фронту которого триггер 16 переводит блок 10 памяти н режим считывания информации, Второй выход триггера 16 блокирует вход элемента И-НЕ 8 записи информации в блок 10 памяти, вход элемента 11-НЕ 18 приве.рые поступают на входы Гегистрд сдвига и задают требуемое управ яющее воздействие, Последоватсльногть чередования импульсов на вьходах распределителя 48 определяется регистром 44 промежуточной памяти, в котором предварительно записана информация последовательности чередования сигналов на выходах распределителя. В процессе работы эта информация переносится на регистр 43 сдвига, с выходов которого поступает на входы распределителя 48Управляющие сигналы с выхода распределителя 48 стробируют моменты переключения блоков устройства,Тактирование работы регистров 43 сдвига, регистров 44 промежуточной памяти и распределителя 48 осуществляется импульсами с выходов элементов И-НЕ 35 и 36 (фиг.3), работой которых управляют триггеры 33 и 34.Таким образом, стробирование моментов переключения основных блоков повышает помехоустойчивость устройства. формула и з о б р е т е н и я 1. Устройство для преобразованияширотно-импульсных сигналов в кодоимпульсные сигналы, содержащее источник широтно-импульсных сигналов, первый выход которого соединен с первымвходом селектора импульсов, выходкоторого соединен с управляющим входом регистра и первым входом первого элемента И-НЕ, первый счетчик, выход которого соединен с первым входом второго элемента И-НЕ и вторым входом первого элемента И-НЕ, выход первого элемента И-НЕ соединен с первым входом третьего элемента И-НЕ, выход которого соединен с входом первого элемента НЕ, первый триггер, инверсный выход которого соединен с первым входом четвертого элемента И-НЕ и вторыми входами второго и третьего элементов И-Ш, выход чет- вертого элемента И-НЕ соединен с первым входом пятого элем нта И-НЕ, выход второго элемента И-НЕ соединен с первым входом шестого элемента И-НЕ, выход которого соединен с счетным входом второго счетчика, выходы первого элемента НЕ, репгтра и второго счетчика соединены соответственно с первым, вторым и тр тлями входения к нулю счетчиков 14 и 24 нафазирующем импульсе и вход элементаИ-НЕ 20, запрещая смену адреса блока10 памяти от входных сигналов источ 5ника 1 широтно-импульсных сигналов.Приведение к нулю счетчиков 14 и24 при обращении процессора 15 кустройству осуществляется по сигналуот формирователя 17 через элементИЕ 19 и элемент НЕ 21,Импульсы с выхода формирователя22 через элемент И-НЕ 13 осуществляютпереключение счетчика 14 адреса иизменение адреса на адресных входахблока 10 памяти, Одновременно с этимчерез элемент НЕ 23 переключаетсясчетчик 24 опроса, фиксирующий количество циклов вводимой в процессор15 информации,20По приходу от процессора 15 сигнала запроса блок 26 стробированияформирует строб-сигнал, при появлении которого информация, подготовленная на выходах устройства (выходыблока 10 памяти) записывается в процессор 15. Затем от процессора 15поступает следующий сигнал запросаи процедура повторяется, пока всяинформация не считается из блока3010 памяти,После считывания всей информациисигнал через элемент И-НЕ 25 поступает на сбрасывающий вход триггера16, запрещая работу блока 26 стробирования, и ввод информации в процессор 15 прекращается, Устройство переходит в режим записи новой информацииот источника 1 широтно-импульсныхсигналов.40Сигналы на выходах блока 11 управления осуществляют стробированиемоментов преключения блоков устройства с целью повышения его помехоустойчивости. Основу схемы блока 11 управления (фиг,5) составляет регистр 43сдвига, выполненный, например, намикросхеме К 155 ИР 13, к выходам которого подключены реги"тр 44 промежуточной памяти, например типа К 556 РТ 4,и распределитель 48, дешифрация сиг 50налов в котором осуществляется микросхемой К 155 ИДЗ. Для формирования управляющих воздействий информация оработе элементов и блоков устройствапоступает на входы элементов И 45-47, 55на выходах которых в момент совпадения с соответствующими сигналамиустройства появляются сигналы, кото 1381701дами блока памяти, выходы блока памяти являются первыми выходами устройства, прямой выход первого триггера соединен непосредственно с чет 5 вертым входом блока памяти и через первый формирователь импульсов - с вторым входом пятого элемента И-НЕ, второй формирователь импульсов, выход которого соединен непосредственно с вторым входом шестого элемента И-НЕ и через второй элемент НЕ - с счетным входом третьего счетчика выходы третьего счетчика соединены с соответствующими входами седьмогоэлемента И-НЕ выход которого соединен с первым входом блока стробирования и входом установки в "О" первого триггера, вход установки в 1первого триггера, вход второго формирователя импульсов и второй входблока стробирования объединены иявляются входом устройства, выходблока стробирования является вторымвыходом устройства, о т л и ч а ю -щ е е с я тем, что, с целью повышения помехоустойчивости устройствав него введены хронизатор, блок управления второй, третий триггерыи третий элемент НЕ, второй выход"источника широтно-импульсных сигналов соединен с выходом хронизатора,первые выходы которого соединены ссоответствующими вторыми входамиселектора импульсов, второй выходхрониэатора соединен с тактовым вхо 15 20 30 дом второго триггера и вторым входомчетвертого элемента И-НЕ, третий ичетвертый выходы хрониэатора соедиРнены соответственно с первым и вторым входами блока управления, первый,второй, третий и четвертый выходыкоторого соединены соответственнас входами установки в "О второго итретьего триггеров, первого 1 счетчика45и тактовым входом регистра, выходвторого триггера соединен с третьимвходом блока управления, четвертыйвход которого подключен к выходупервого счетчика, тактовый входтретьего триггера подключен к первому выходу источника широтно-импульсных сиги 1.ов выход третьего триггера соединен со счетным входом первого счетчика и пятым входом блока управления, выход пятого элемента И-НЕсоединен через третий элемент НЕ свходамп установки в "Овторого итретье о счетчиков,2. Устройство по п,1, о т л и ч аю щ е е с я тем, что хронизатор содержит генератор импульсов, делитель частоты, счетчик, триггеры и элементы И-НЕ, выход генератора импульсов соединен непосредственно с тактовымвходом первого триггера и через делитель частоты - с счетным входом счет- чика, тактовым входом второго триггера и первыми входами первого и второго элементов И-НЕ, выходы первого и второго элементов И-НЕ соединены соответственно с входом установки в 1 и выходом установки в О" третьего триггера, прямой выход первого триггера соединен с первыми входами третьего и четвертого элементов И-Н, инверсный выход первого триггера соединен с своим информационным входом и тактовым входом четвертого триггера, прямой выход четвертого триггера соединен с вторым входом третьего элемента И-НЕ, инверсный выход четвертого триггера соединен с своим информационным входом и вторым входом четвертого элемента И-НЕ прямой и инверсный выходы второго триггера соединены с вторыми входами соответственно первого и второго элементовИ-НЕ, вход установки в "О" счетчикаявляется входом хронизатора, прямыеи инверсные выходы второго и третьего триггеров являются первыми выходами хронизатора, выходы счетчика,третьего и четвертого элементов И-НЕявляется соответственно вторым, третьим и четвертым выходами хронизатора,3, Устройство по п,1, о т л и ч аю щ е е с я тем, что блок управленияосодержит регистр сдвига, регистрпамяти, распределитель импульсов,элементы И, элементы И-НЕ и элементНЕ, выходы регистра сдвига соединены с соответствующими входами регистра памяти и первыми распределителямиимпульсов, первые выходы регистрапамяти соединены с соответствующимипервыми входами регистра сдвига, второй выход регистра памяти соединенс первыми входами первого, второго итретьего элементов И, выходы которыхсоединены соответственно с вторым,третьим и четвертым входами регистрасдвига, первый, второй, третий ичетвертый выходы распределителя импульсов соединены соответственнос первым, вторым входами первого эле1381701 Н блоку 3к 4 Юмпу 1 иг.2 мента И-НЕ и первыми входами второго и третьего элементов И-НЕ, пятыйвыход распределителя импульсов соединен со вторыми входами второго, третьего элементов И-НЕ и входом элемента НЕ, пятый вход регистра сдвига,второй вход распределителя импульсови вторые входы третьего, второго и первого элементов И являются соответственно первым, вторым, третьим, четвертым и пятым входами блока управления выходы элемента НЕ, третье 1го, второго и первого элементов И-НЕ являются соответственно первым, вторым, третьим и четвертым выходами блока управления.55 Ти НИИПИ Государств по делам изоб 13035, Москва, Ж