Сравнивающее устройство

)4 Н 03 К 5/01 ГОСУДАРСТВЕННЫЙ КО ПО ДЕЛАМ ИЭОБРЕТЕНИ ТЕТ СССРИ ОТКРЫТИЙ СГГ:0314 Я ПИСАНИЕ ИЗОБРЕТЕН 13,"1 ИВЛЕВ Я) 0025/24-2 04.86 01. 88, Бюл .Власов и .374.34(0 ндин В.М. преобразо ая школа,(21) 40 (22) 07 (46) 30 (72) Г. (53) 62 (56) Шп тельные М.: Выс У 4Ю.А.Княз8.8)Цифровыеатели и1973, с. прибо118 Изобретени ехнике и м в аналого(АШ 1) ф в зионной из е относится к импульс жет быть исполцифровых преобр нои т овапороговых устройствах ел рительнои аппаратури контроле точносры, в частности ти параметров роаналоговых пр Цель изобретени ных цифей и АЦП лектро микр еоб разовате я - повышен й способнос исключения их факторов е точнос и - достилиянияУстройти и разрешаю гается за сче стабилизир ТОРСКОМУ СВИДЕТЕЛЬСТВ 54) СРАВНИВАЮЩЕЕ УСТРОЙСТ ство содержит клеммы 1 и 2 для подключения сравниваемых напряжений,ключевые модуляторы 3 и 4, дифференциальный усилитель 5, клемму 8, делтель 9 напряжения, компаратор 10,триггеры 11, 23, счетчики 12, 24,.1 К-триггер 13, интеграторы 14, 20,блок 15 пороговых элементов, фазочувствительный детектор 16, переключатели 17 и 18, элементы И 19,21и 22,26, мультиплексор 25, элемент27 ИЛИ, элементы 28 и 29 задержки,задающий генератор 30, клемму 31 запуска. По сравнению с известными преложенное устройство обладает повышенной точностью и разрешающей способностью. Это обеспечивается дополнительным симметрированием модулированного сигнала и его интегрированием с привязкой сигналов управления к фазе сетевого напряжения.3 ил.Изобретение относится к импульсной технике и может быть использовано в ацалого-цифровых преобразователях (АЦП), в пороговых устройствах прецизионной измерительной аппаратуры, в частности при контроле точностных параметров микроэлектронных ЦАП и АЦП.Целью изобретения является повы шение точности и разрешающей способности за счет изменения цтияния дестабилизирующих Факторов.ца Фиг,1 изображена Фуцкциоцальная схема устроиства, ца фиг,2 и 3 - 15эпюры напряжений нл выходах основных элементов устройства,Сравнивающее устройство содержит клеммы 1 и 2 подк:цвчеция сравниваемых напряжений к входам первого ключево го модулятора 3, второй ключевой модулятор 4, дифференциальный усилитель 5, при этом выход первого ключевого модулятора 3 подключен через кондецсатор 6 к первому входу второго ключевого модулятора 4, подсоединецно го через резистор 7 к общей шине, соединенной с вторым входом второго модулятора 4, выход которого соепицец с ицверсньл входом дифференциального 30 усилителя 5, л клемма 8 подкпюче л сетевого напряжения через делитель 9напряжения соединена с прямым входом комплрлторл 10, ицнерсцый вход которого соединен с общей шиной, л выход подключен к счетному входу первого триггера 11, прямой выход которого подсоединен к входу обнуления первого счетчика 12, к,1-входу .1 К-триггера 13, а инверсцый - к входу обнуле ция первого интегратора 14, выход которого подсоединен к вхсду блока 15пороговых элементов, л цхоп соединен через флзочувствительцый де гектор 16 с выходом перого переключателя 17 и с первым входом второго 18, управляющий вход которого соединен с выходом первого элемента 11 19, второй вход соединен с Общей шиной, а выход подключен к входу второго интегрлтора 20, выход которого соединен с прямым входом дифференцптльцгго усилителя б, л вход Обнуления - с выходом втор го элемецгл П 21, первый вход которого соединен с первым входом55 первого элемента И 19 ивыходом пер ного разряда цсрного счетчика 12, а Второй инверсный вход второго элР мента 11 21 соедицец с вторым входом первого элеменга И 19 и с выходом второго разряда первого счетчика 12, счетный вход которого соединен с выходом третьего элемента И 22, а выход третьего разряда соединен с вторым (инверсным) входом третьего элемента И 22, перьй вход которого подключец к входу управления первым ключевым модулятором 3, к управляющемувходу флзочувствительного детектора 16 и к выходу второго триггера .23, счетный вход которого соединен с выходом старшего разряда второго счетчика 24 и с входом старшего разряда мультиплексора 25, остальные управляющие входы которого соединены поразрядно с выходами второго счетчика 24, вход которого соединен с выходом четвертого элемента И 26, первыйвход которого подключен к выходу ,1 К-триггера 13 и к входу Ч-разрешения мультиплексора 25, и старших и младших информационных входов которого соединены с источником напряжения единичного уровня, а остальные - с нулевой шиной, выход подключен к первому входу элемента ИЛИ 27 и через первый эчемецт 28 задержкик управ:яющему входу второго ключевого модулятора 4 и к входу второго элемента 29 задержки, выход которого подсоединен к второму нходу элемента ИЛИ 27,выход которого соединен с управляющим входом первого переключателя 17, причем выход задающего генератора 30 соединен с вторым входом че гвертого элемента И 26 и с входом синхронизации 1 К-триггера 13. К-вход которого соединен с нулевой шиной, а вход обнуления Е подсоединен к запускающей клемме 31.Устройство работает следующим образом.Сравниваемые напряжения Б, и о подантся на клеммы 1 и 2. На клемму 8 подается переменное напряжение (предположительно, с вторичной обмотки сетевого трансформатора блока питания устройства) частотой 50 Гц,В первоначальном состоянии на клемме 31 присутствует высокий уровень напряжения, который удерживает триггер 13 в нулевом состоянии. Переменное напряжение частотой 50 Гц приводится делителем 9 к уровню, необходимому для нормальной работы комплратора 10 напряжения. Запуск устройства производится подачей ца клемму 31 нулевогопотенциала (логического нуля "-0"). Таким образом, переключение в единичное состояние ЗК-триггера 13 происходит после того, как компаратор 10 сменит свое состояние по фронту импульса, поступающего на синхровход ,Ж-триггера 13 с выхода задающего генератора 30. При переходе ЛК-триггера 13 в единичное состояние открывается элемент И 26 и дается разрешение (вход Ч) на работу мультиплексора 25.На фиг.2 показаны эпюры напряжений, формируемых на выходах мультиплексора 25 и триггера 23,где показано, что фронт Ннаходится на середине импульса Н . Начало формирования указанных напряжений Бг , Пг, происходит по сигналу с выхода ЗК-триг гера 13. Таким образом осуществляется привязка" сигналов управления к фазе сигнала сети ( - 50 Гц). На вход ЗК-триггера 13 приходят импульсы с выхода триггера 11 частотой 25 Гц 25 и скважностью - 2. В результате 20 мс на входе обнуления К-счетчика 12 присутствует уровень, удерживающий счетчик 24 в нулевом состоянии. Единичный уровень напряжения, снимаемый с выхода ЛК-триггера 13, открывает элемент И 26 в момент перехода сетевого сигнала через нулевой уровень. При этом счетные импульсы поступают на вход счетчика 24,управляющего работой мультиплексора 25. На выходе мультиплексора 25 формируются при этом импульсы Ц высокой скважности. Середина этих импульсов совпадает с фронтом импульсов, снимаемых с выхо 40 да триггера 23 (эпюры Нг, Бг, фиг,2). По фронтам сигналов, снимаемых с выхода триггера 23, скважность которых равна двум и не зависит от скважности импульсов задающего генерато ра 30, и импульсов, снимаемых с выхода элемента 28 задержки, происходит переключение ключевых модуляторов 3 и 4. В результате на резисторе 7 образуется переменное напряжение, в общем случае несимметричное относительно нулевого уровня. Это происходит из-за того, что выбросы (глитчи) в положительную область в принципе не могут быть равны выбросам в отрицательную область напряжения в свою55 очередь из-за различных параметров источников сравниваемых напряжений, из-за различной длины, индуктивности и емкости проводников, соединяющих источники сравниваемых напряжений, Выбросы на резисторе 7 (фиг.З, П ), возникающие в момент переключения ключевого модулятора 3, зависят также от величин сравниваемых напряжений и в диапазоне сравниваемых напряжений 10 В могут достигать нескольких сотен милливольт.Таким образом сигнал 0 , поступающий с выхода ключевого модулятора 4 на инвертирующий вход дифференциального усилителя 5, не приводит к перенасыщению дифференциального усилителя 5 на всей временной оси. Усиленный сигнал Б , снимаемый с выхода усилителя 5, стробируется посредством переключателя 17 таким образом, что выбросы, возникшие по фронтам управляющего сигнала ключевым модулятором 4, прошедшие через усилитель 5, усиленные в К раз (К - коэффициент усиления дйфференциального усилителя 5), не проходят на вход управляемого переключателя 17.Элементы 28 и 29 задержки и логический элемент ИЛИ 27 формируют импульсы Н , Б , стробирующие измег 9 Фрительный сигнал таким образом, что на выходе управляемого переключателя 17 отсутствуют глитчи на измерительном сигнале 0, (фиг.3).Предположим, что цепь обратной связи дифференциального усилителя 5 через переключатели 17 и 18 и интегратор 20 разомкнута, а его неинвертирующий вход подключен к общей шине. При этом ступенчатый измерительный сигнал Н,7 не симметричен относительно нулевого уровня (фиг.З01 ф Н 7Считая сигнал функци ей, состоящей иэ суммы периодической составляющей и постоянного уров. ня, можно записатьПп = И) + Н, (1) где Г(й) - периодическая функцияф0 - постоянный уровень.Если П проинтегрировать эа период ТФ где Т - период Бг 3 Ф то напряжение на выходе интегратора 20 равнот( ( ) +О) -=,- О( )огде Г - постоянная времени интегратора 20;К - коэффициент передачи интегюратора 20.Пусть на инвертирующем входе усилителя 5 сигнал У (фиг.З) представим также суммой периодической функции и постоянной составляющей(й)+с., (3)С учетом смещения 1, , присутствующего на входе дифференциального уси лителя 5 для замкнутой системы, можно записатьРаскрыв скобки в выражении (4) исгруппировав члены, получаем-Ц(Т)К, -с К+ О(К, Кц - 1)+1, К =Симметрирование ступенчатого сигнала Оп , состоящего на интервале Т из положительного импульса амплитудой О, и отрицательно - амплитудой О 25 до получения сигнала Б с амплитуидой О (пунктирная линия эпюры У,О - Окфиг.З) где О = в "- восуществля 2,ется введением обратной связи г средством переключателей 17 и 18 и интегратора 20.Отсутствие у сигнала амплитудой Б постоянной составляющей на выходе переключателя 17 полагает, что непериодические слагаемые выражения (5) устремлены к нулевому значению-СК+О(К Кв -1) + 1 с Кя - О (6)Иэ выражения (б) получаемО - (С - 1 см ) КТаким образом, введение в устройство сравнения усилителя с интеграто В ром в цепи обратной связи приводит не только к симметрированию измерительного сигнала, но и к уменьшению погрешности измерения из-за неидеальности самого дифференциального усилителя 5 при Кц 1. Формирование компенсирующего напряжения, поступающего на неинвертирующий вход усилителя 5, происходит в интервале времени, когда интегратор 14 обнулен. В этом интервале счетчик 12 работает в режиме делителя частоты, формируя посредством элементов И 19 и 21 импульсы длительностью Т, расставленные на временной оси таким образом, что вначале производится обнуление интегратора 20 сигналом с выхода 21, а затем подключение входа интегратора 20 к выходу переключателя 17 посредством переключателя 18 (эпюры Ио, Бю фиг,З) . Формирование следующего значения компенсирующего уровня происходит через 40 мс. Чистое время интегрирования для интегратора 14 составляет 20 мс что исключает влияние на точность измерения сетевой наводки на высокоомные цепи измерительного канала и входные цепи интегратора 20 иэ-за равенства нулю интеграла от периодического сигнала. Кроме того, интегрирование исключает случайные сбои и повышает точность сравнения. В целом предложенное устройство в сравнении с известными устройствами обладает повышенной точностью и разрешающей способностью,что достигается дополнитель ным симметрированием модулированного сигнала и его интегрированием на интервале 1/Г , где Г - частота напряжения в питающей сети, с привязкой сигналов управления к фазе сетевого напряжения.Формула изобретенияСравнивающее устройство, содержащее клеммы подключения сравниваемых напряжений, блок пороговых элементов,задающий генератор,дифференциальный усилитель, два ключевых модулятора, к входам первого из которых подключены клеммы подключения сравниваемых напряжений, о т л и ч а ющ е е с я тем, что, с целью повышения точности и разрешающей способности, дополнительно введены первый и второй элементы задержки, элемент ИЛИ, мультиплексор, первый и второй счетчики, четыре элемента И, фазочувствительный детектор, два интегратора, два счетных триггера, ЗК-триггер, делитель напряжения, компаратор, два управляемых переключателя, клемма подключения запускающего сигнала, конденсатор, резистор и клемма подключения сетевого напряжения, при этом выход первого ключевого модулятора подключен через конденсатор к первому входу второго ключевого модулятора, подсоединенного через резистор к общей шине, соединенной с вторым входом модулятора, выход кото 1370756рого соединен с инверсным входом дцфференциальцого усилителя, а клеммаподключения сетевого напряжения через делитель напряжения соединена спрямым входом компаратора, инверсныйвход которого соединен с общей шиноц,а выход подключен к счетному входупервого триггера, прямой выход которого подсоединен к входу обнуленияпервого счетчика, к,-входу 3 К-трееггера, а инверсный - к входу обнуления первого интегратора, подсоединенного выходом к входу бпока пороговых элементов, а вход соединен черезфазочувствительный детектор с выходом первого переключателя и с первымвходом второго, управляющий вход которого соедицец с выходом егервогоэлемента И, второй вход соедццец собщей шиной, а выход подключен к входу второго интегратора, соединенноговыходом с прямым входом дифференциального усилителя, а входом обнуления - с выходом второго элемента И,первый вход которого соединен с первым входом второго элемента И и свыходом первого разряда первого счетчика, а второй вход второ о элемента И соединен с вторым входом первого элемецта И и с выходом второгоразряда первого счетчика, счетныйвход которого соединен с выходомтретьего элемента И, а вьгход третьего разряда соединен с вторым входом третьего элемета И, подключенногопервым входом к входу управленияпервого ключевого модулятора, к управляющему входу фазочувствительцогодетектора ц к выходу второго триггера, счетный вход которого соединенс выходом старшего разряда второгосчетчика и управляющим входом старше го разряда мультиплексора, остальные управляющие входы которого соедиецы поразрядно с выходами второгосчетчика, соединенного входом с выходом четвертого элемента И, первый 15 вход которого подключен к выходу,1 К-триггера и к входу Ч разрешениямультиплексора, и старших младших иинформационных входов которого соединены с источником напряжения единич и го уровня, а остальные - с нулевойипгцой, выход подключен к первому входу элемента ИЛИ и через первый элемент задержки - к управляющему входувторого ключевого модулятора и к 25 входу второго элемента задержки, выход которого подсоединен к второмувходу элемента ИЛИ, соединенного выходом с управляющим входом первогоцер.".,геючат:ля, причем выход задающе го генератора соединен с вторым входом четвертого элемента И и с входомсинхронизации ЗК-трееггера, К-входкоторого соединен с нулевой шиной, авход обнуеенеея К подсоединен к клемме запускающего сигнала,1370756 Фиг д едактор Н.Швыдка каз 427/54 аж 928 исное ВНИИПО д, 4/5 оизнодственно-полиграфическое предприятие, г.ужгород,ул.Проектная, 4 по дела 113035,оставитель Н,11 аркинекред И.Попович Корректор А,Тяс сударственного комитет изобретений и открытий осква,Ж,Раушская на