Устройство для деления в избыточном последовательном коде

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 51)4 С 06 Р 7 ВСЕСОН)ЭНЕМЬ,",". 13 ПИСАНИЕ ИЗОБРЕТ зОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Таганрогский радиотехнический институт им. В,Д.Калмыкова (72) В.Е.Золотовский и Р.В,Коробков (53) 681.3 (088.8)(56) Авторское свидетельство СССР В 1206770, кл, С 06 Г 7/49, 1984.Авторское свидетельство СССР У 117410, кл, С 06 Г 7/49, 1983.Авторское свидетельство СССР В 1179321, кл, С 06 Р 7/49, 1984.Гаврилов Ю,В Пучков А,И, Арифметические устройства быстродействую щих ЭЦВМ. - М,: Советское радио", 1970, с, 221-224. 8013650(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ В ТОЧНОМ ПОСЛЕДОВАТЕЛЬНОМ КОДЕ (57) Изобретение относится к вычислительной технике и может быть использовано при конструировании и ра работке специализированных и универсальных процессоров, Целью изобретения является сокращение количества оборудования. Поставленная цель достигается тем, что устройство для деления в избыточном последовательном коде, содержащее блоки 3, 4 умножения, регистры 6, 16, 17, 19, 20, 21, блок 14 синхронизации и блок 18 памяти, содержит счетчики 9, 10,триггеры 8, 11, элементы И 7, 12, элемент 13 запрета и схему 5 сравнения с нулем с соответствующими связями. 4 ил, 1 табл.гИзобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универ 5сальных процессоров.1 ель изобретения - сокращение количества оборудования.На фиг. 1 представлена схема устройства для деления в избыточном последовательном коде; на фиг. 2 - схема блока умножения, на фиг, 3 - схемаблока синхронизации; на фиг. 4 - временная диаграмма работы устройства,Устройство для деления в избыточном последовательном коде (фиг, 1)содержит вход 1 делителя устройства,вход 2 делимого устройства, блоки3 и 4 умножения, схему 5 сравнения снулем, регистр 6, элемент И 7, триггер 8, счетчики 9 и 10, триггер 11,элемент И 12, элемент 13 запрета,блок 14 синхронизации, выход 15 устройства, регистры 16 и 17, блок 18памяти, регистры 19-21. 25Блок 3(4) умножения (фиг, 2) содержит регистры 22 и 23, узел 24памяти, регистр 25, узел 26 памяти,регистры 27 и 28 и сумматор 29.Блок 14 синхронизации (фиг. 3) со- З 0держит элемент И-ИЛИ 30, генератор 31тактовых импульсов, элемент 32 задержки, элемент И-ИЛИ 33, распределитель 34 импульсов, элемент ИЛИ 35,элемент 36 задержки элемент И-ИЛИ 37в35триггер 38, элементы И 39 и 40.Устройство работает в четвертичной избыточной системе счисления,кодпоследовательный, под каждую .цифруотводится три двоичных разряда. Чтобы 40упростить изложение, будем под словами информационный вход (выход) понимать группу, состоящую иэ трехвходов-выходов и называть вход/выход,Устройство (фиг. 1) работает следующим образом.Делитель с входа 1 устройства иделимое с входа 2 устройства разрядза разрядом, начиная со старшего,заполняют соответственно регистры16, 17 и 20, 21, Одновременно два50разряда делителя из регистров 16 и 17поступают на адресные входы блока 18памяти, где происходит определениепервой цифры числа, преобразующего55делитель к виду, содержащему единицув самом старшем разряде, имеющем вес"4 ", Делимое (А) и делитель (О) нормализованы,Анализ двух старших разрядов показывает, что возможны следующие случаи;1 ф 1 033 в 032 в 031в0,31, 023 - это множествотребует умножения на "1" без сдвигаинформации.2 ф 1032в 022 фэ 021э0,20, 0,21,- умножения на"1" со сдвигом информации на одинразряд в сторону старшего разряда.5. 1012 - умножения на "2"со сдвигом информации,6. 1 013 - умножения на "3"со сдвигом информации,7. 012- умножение на "2"со сдвигом информации.8 10 11э 0 10 э 0 11умножение на "1" со сдвигом информации,С выхода блока 18 памяти считывается цифра, на которую необходимоумножать, и бит, указывающий, требуется или нет дополнительный сдвиг,Эта информация по сигналу Сэ поступающему из блока 14 синхронизациизаписывается в регистр 19, Одновременно по сигналу С, цифра с выходарегистра 19 записывается в регистры23 блоков 3 и 4 умножения, Регистры 20 и 21 служат для задержки надва такта делимого, По окончании шага решения регистр 19 сбрасываетсяв нуль сигналом СБлок умножения (фиг, 2) работает следующим образом.В узле памяти в таблицу умножения дополнительно введена строка умножения на цифру (-3). Кроме того,допускается параллельная перезаписьсодержимого регистра 27 в регистр 22,Перенос в старший разряд иэ узла 24памяти в узел 26 памяти кодируетсятак, как это принято в четверичнойизбыточной системе счисления. В узле24 памяти записана таблица умножения цифр четверичной избыточной системы счисления, включая цифру (-3).В узле 26 памяти записана таблицасложения трех цифр, а в сумматор 29двух цифр, поступающих на его входы.Регистры 25 и 27 выполняют роль за1365078 45 50 55 держек на один такт. После выполнения операции умножения цифры, хранимой в регистре 23, на две цифры делимого на выходе сумматора 29 появляется старшая цифра результата. Ес 5ли умножение должно вестись беэ дополнительного сдвига, то в старшемразряде появляется цифра "0,01"Следующие за этой цифрой разряды начинают анализироваться на нуль,Если умножение требует дополнительного сдвига, то анализ на нульдолжен начаться на разряд позже. Этодостигается изменением номера тактирующего сигнала, устанавливающеготриггер 8 в единичное состояние(фиг. 3 и 4 сигнал С э). Сдвиг произведений делимого У.на Ы, и делителя Х на 1,осуществляется введением внулевом шаге дополнительного импульса в серию С, (фиг. 3 и 4), В результате числа, записываемые в регистры27 блоков 3 и 4 умножения, перемещаются на один разряд в сторону старших 25разрядов, По сигналу Ссодержимоерегистров 27 блоков 3 и 4 умноженияпереписывается в регистры 22,В основе деления лежит алгоритмприведения делителя к единицеПустьдано, что УЕХТогда, умножая числитель и знаменатель на одни и те же числа, полу- чают 40Числа М; выбирают так, чтоХ Ы, д(, д(=1., (1) Допустим, что после первого умножения делитель стал равным Х, = Х Ы, = 1 ддф э, где а, цифра, определяемая в блоке 18. Тогда, чтобы выполнить условие (1), следует взять Ы, = 1, д. Откуда Х 1, = Х,(1,3)= 1 а 17 йэО й (С 1,67) (Й 4 )1 0 д с 1эВ следующем шаге7-140 17и так далее, где а,13,2,1,0,1 в 2 .Таким образом, в каждом шаге необходимо знаменатель и числитель умножать на единицу и на первую значаВ следующем такте из счетчика вновь считывается единица, образуется сигнал заема, который перебрасывает триггер 11 в единицу, Элемент И 12 открывается, и на регистр 22 поступает серия С. Происходит/оумножение Л на единицу. Если переноса нет, т.е. д 7 цифра вспомогательного кодирования 0,1,2,1 то й запоминается в регистре 25, выполняющем роль задержки на тактЕсли Й есть цифра основного кодирования 3, 2, 3, то она пресбраэуется в два разряда 111, 12, Старший первый разряд поступает на узел 26 памяти непосредственно, а второй - через регистр 25, Далее все протекает как при обычном умножении. Блоки 3 и 4 умножения идентичны и работают одинаково. Исключение составляет только то, что блок 3 преобразует делитель, а блок 4 делимое.Следует указать, что с выхода регистра 6 цифра выдается с присвоением знака, Присвоение знака осуществляется в соответствии с таблицей,Выход Вход Двоичное коДвоич- Четверичное ко- ное кодиЧетверичное кодирование диро- вание диро- вание рование 0,00 О00 0.01 0.10 1,10 0,11 1,01 1.11 0,01 О. 1 О 1. 10 Формула изобретения Устройство для деления в избыточном последовательном коде, содержащее два блока умножения, блок синхронизации, блок памяти и шесть регистров, причем выход первого блока умножения соединен с информационным входом первого регистра, вход делителя устройства соединен с информационным входом первого регистра, выход которого соединен с информационным входом второго регистра, выход которого соединен с входом первого сомножителя первого блока умножения, выходы второго и третьего регистров соединены с адресным входом блока памяти, выход которого соединен с информационным входом четвертого регистра, вход делимого устройства сое 5 10 15 20 25 30 35 40 45 50 55 мационным входом элемента эапрета,выход которого соединен с входом разрешения записи первого регистра, входразрешения выдачи которого соединен динен с информационным входом пятогорегистра, выход которого соединен синформационным входом шестого регистра, выход которого соединен с входомпервого слагаемого второго блока умножения, выходы разрядов, кроме старшего, четвертого регистра соединеныс входами второго сомножителя первого и второго блоков умножения, вход"Пуск" устройства соединен с входомзапуска блока синхронизации, первыйвыход которого соединен с первымитактовыми входами первого и второгоблоков умножения, второй выход блокасинхронизации соединен с входом разрешения записи четвертого регистра,о т л и ч а ю щ е е с я тем, что,с целью сокращения количества оборудования, оно содержит два триггера,схему сравнения с нулем, два элемента И; элемент запрета и два счетчика, причем выход первого регистрасоединен с входом второго сомножителя первого блока умножения, выходкоторого соединен с входом схемысравнения с нулем, выход которой соединен с первым входом первого элемента И, выход которого соединен с управляющим входом элемента запрета, синформационным входом первого триггера и со счетным входом первогосчетчика, разрядный выход которогосоединен с информационным входом второго счетчика, выход заема которогосоединен с единичным входом второготриггера, выход которого соединен спервым входом второго элемента И, вы -ход которого соединен с вторыми тактовыми входами первого блока умножения и второго блока умножения,выход которого является выходом устройства, выход старшего разряда четвертого регистра и выход переноса первого счетчика соединены соответственно с входами режима блокировкиблока синхронизации, третий выход которого соединен с третьими тактовымивходами первого и второго блоков умножения, с вторыми входами первого ивторого элементов И, с вычитающимвходом второго счетчика и с входомразрешения записи первого триггера,выход которого соединен с третьимвходом первого элемента И и с инфор(Раг,г с четвертыми тактовыми входами первого и второго блоков умножения и счетвертым выходом блока синхронизации, пятый выход которых соединен сединичным входом первого триггера,шестой выход блока синхронизациисоединен с входом разрешения записивторого счетчика, с нулевым входом второго триггера и с входом сброса первого счетчика, седьмой выход блока синхронизации соединен с пятыми тактовыми входами первого и второго 5блоков умножения, с входами разрешения записи второго, третьего, пятого и шестого регистров и с входом сброса четвертого регистра,1365078 ставитель А,Клюевхред Л.Сердюкова Корректор С,Шекм Редак Проиэводственно-полиграФическое предприятие, г. Укгород, ул. Проектн аэ 6611/42 ТВНИИПИ Госпо делам113035, Моск асс 704арственногоэобретений иЖ, Рауш Подписно омитета СССР открытий кая наб д.