Герератор тестов

ОЮЗ СОВЕТСНИХ ОИАЛИСТИЧЕСНСПУБЛИН 19) ( 361561 А С 06 Г 11/2.М.Вов омаэмен ого иэ раэрядо 3 ил. 1 табл регист ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Вологодский политехнический институт(56) Авторское свидетельство СССРУ 571917, кл, Н 04 В 3/46, 1977,Авторское свидетельство СССРУ 1146679, кл, О 06 Г 11/22, 1982,(57) Изобретение относится к авттике и вычислительной технике и м.биспользовано в устройствах контроляблоков с памятью. Цель изобретениярасширение области применения за счет возможности изменения длиныформируемой последовательности. Генератор содержит генератор 1 псевдослучайных кодов (ГПК), блок 2 синхронизации, счетчик 3 адреса, блок4 памяти, регистр 5 сдвига, регистр6, триггер 7, Начальное состояниегенератора тестов неопределенное,Это произвольное значение с ГПК поеступает на информационные входысчетчика 4, начиная с этого значенияадреса до конечного, адрес из блокапамяти информации переписывается врегистр сдвига, Выходная последовательность формируется так, что одновременно может и яться сигналтолько одн в выходов13615 Генератор работает следующим образом.35 При включении генератора тестов счетчики 3,13 и 14, триггер 7 и блок 4 памяти устанавливаются в случайное, заранее неопределенное состоя ние. Счетчик 14 блока 2 изменяет свое состояние после каждого импульса, поступающего с седьмого выхода блока 16 постоянной памяти, в сторону увеличения. Появление единицы на выходе старшего разряда счетчика 14 запрещает прохождение импульсов с выхода синхрогенератора 8 на вход счетчика 13 через элемент ИЛИ 10 и разрешает прохождение импульсов от 50 синхронизатора 8 через элементы И 9 и ИЛИ 11 и 12. Одновременно единичный сигнал с выхода счетчика 14 устанавливает, триггер 7 в нулевое состояние на инверсном выходе. Уровень логического "нуля" присутствует на информационном входе блока 4 памяти, на вход записи которого поступают импульсы с выхода элемента ИЛИ 12,Изобретение относится к вычислительной технике и может быть исполь-зовано для формирования испытательных сигналов при контроле функциони 5рования и диагностике неисправностейцифровых объектов.Цель изобретения - расширение области применения за счет возможностиизменения дЛины формируемой последо Нвательности.На фиг.1 изображена схема генератора; на фиг.2 - пример техническойреализации блока синхронизации; нафиг.3, - временные диаграммы работы 5блока синхронизации.Генератор тестов (фиг.1) содержитгенератор 1 псевдослучайных кодов,блок 2 синхронизации, счетчик 3 адреса, блок 4 памяти, регистр 5 сдвига, 2 Нрегистр 6 и триггер 7 с установочнымвходомБлок синхронизации (фиг.2) содержит синхрогенератор 8, элемент И 9,элементы ИЛИ 10-12, адресный счетчик 2513, суммирующий счетчик 14, кнопку15 "Пуск" и блок 16 постоянной памяти,Блок 4 памяти может быть реализован на элементе памяти 5 б 5 РУ 2, блок16 постоянной памяти - на элементеК 556 РТ 5, запрограммированном в соответствии с таблицей,61 2Импульсы с выхода элемента ИЛИ 11синхронизации проходят на суммирующий вход счетчика 3, изменяя выходной код, поступающий на адресныевходы блока 4 памяти. Таким образом,после включения генератора тестов иустановки на выходе старшего разрядасчетчика 14 уровня логической "единицы" происходит обнуление блока 4памяти за счет циклического изменения адресов и записи по всем адресамнулевых значений,Для работы генератора тестов врежиме формирования испытательныхсигналов необходимо на входах задания начального кода счетчика 14 установить начальный код. Разность макси .мапьного кода счетчика 14 и заданного начального кода определяетчисло выходных сигналов генераторатестов, формируемых в процессе работы. При кратковременном нажатии накнопку "Пуск" сигнал нулевого уровнясбрасывает в нулевое состояние счетчик 14 и обнуляет регистр 5 сдвига,регистр 6 и устанавливает в начальное состояние генератор 1 псевдослучайных кодов, При переходе из нулевого состояния в единичное на входе1записи начального кода счетчика 14происходит запись начального кода.Одновременно запрещается прохождениеимпульсов от синхрогенератора 8 навыход элемента И 9 и разрешаетсяпрохождение импульсов на счетныйвход счетчика 13 через элемент И 10.Выходной код счетчика 13 изменяетсяпосле каждого импульса и поступаетна адресные входы блока 16 постоянной памяти. В блоке 16 постояннойпамяти записана информация таким образом, что по нулевому адресу содержится слово, содержащее нули вовсех разрядах, по первому - единицув первом разряде и нули в остальных,по второму - единицу во втором разряде и нули в остальных, по третьему - единицу в третьем разряде и нули в остальных, далее комбинации повторяются, начиная с записанной попервому адресу, до адреса и, кратноготрем. По и+1 адресу записано слово,содержащее нули во всех разрядах,по и+2 адресу записано слово, содержащее единицы в первом, втором ичетвертом разрядах по и+3 адресу -единицы в первом и пятом разрядах,по и+4 адресу - единицы в первом и3 136 шестом разрядах, по и+5 (последнему) адресу записано слово, содержащее единицы в первом и седьмом разрядах. В остальных разрядах слов по адресам с и+2 по и+5 записаны нули. Таким образом, в первом такте работы генератора тестов через элемент ИЛИ 11 с первого выхода блока 16 постоянной памяти поступает единичный сигнал, проходящий на суммирующий вход счетчика 3 и изменяющий его выходной код, Во втором такте работы Формируется сигнал на втором выходе блока 16 постоянной памяти, поступающий на вход выборки кристалла блока 4 памяти. Информация, записанная по уста.-. новленному ранее счетчиком 3 адресу, появляется на выходе блока 4 памяти и последовательном информационном входе регистра 5 сдвига. На синхровход регистра 5 сдвига в следующем такте работы поступает сигнал, формируемый на третьем выходе блока 16 постоянной памяти, и сдвигает инфор-мацию с последовательного информационного входа регистра 5 сдвига в его младший разряд. За и тактов работы устройства содержимое блока 4 памяти полностью переписывается в регистр 5 сдвига. Импульс с выхода переполнения счетчика 3, формируемый в и+1 такте работы, поступает на входы синхронизации регистра 6 и генератора 1 псевдослучайных кодов и осуществляет запись содержимого регистра 5 сдвига в выходной регистр 6, одновременно изменяя на следующее состояние генератора 1 псевдослучайных кодов. В и+2 такте работы код генератора 1 псевдослучайных кодов записывается в адресный счетчик 3 импульсом, Формируемым на четвертом выходе блока 16 постоянной памяти, и поступает на адресные входы блока 4 памяти, на вход разрешения выборки кристалла которого в этом же такте поступает сигнал, Формируемый на втором выходе блока 16 постоянной памяти. Информация, записанная по адресу, заданному генератором 1 псевдослучайных кодов, появляется на выходе блока 4 памяти и поступает на информационный вход О-триггера, На синхровход О-триггера в и+3 такте работы поступает сигнал, формируемый на пятом выходе блока 16 постоянной памяти. Информация с выхода блока 4 памяти фиксируется триггером. В сле 1561дующем и+4 также работы на вход записи блока 4 памяти поступает сигнал,формируемый на шестом выходе блока16 постоянной памяти. В блок 4 памя 5ти по адресу, заданному генератором1 псевдослучайных кодов, записывается информация с инверсного выходаО-триггера т,е. содержимое ячейкипамяти инвертируется, В и+5 тактеработы генератора тестов появляетсясигнал, поступающий на вход сбросасчетчика 3 и обнуляющий его. Сигналсброса формируется на седьмом выходе15 блока 16 постоянной памяти и одновременно поступает на вход сброса счетчика 13 и суммирующий вход счетчика14, Счетчик 13 обнуляется. Содержимоесчетчика 14 увеличивается на единицу.Далее повторяется процесс выборки содержимого блока 4 в регистр 5 сдвигаи записи в регистр 6,Таким образом, предлагаемое устройство позволяет изменять длину форми 25 руемой последовательности в требуемых пределах. Выходная последовательность формируется так, что одновременно может изменяться сигнал толькоодного из разрядов выходной шины.Формула изобретения1Генератор тестов, содержащий генератор псевдослучайного кода, счетчикадреса, блок памяти, блок синхронизации регистр сдвига, причем разрядные35 фвыходы счетчика адреса соединены садресными входами блока памяти, о тл и ч а ю щ и й с я тем, что, сцелью расширения области применения40 за счет возможности изменения длиныформируемой последовательности, генератор содержит триггер и регистр,причем выходы генератора псевдослучайного кода соединены с информацион 45 нь 1 ми входами счетчика адреса, суммирующий вход которого соединен спервым выходом блока синхронизации,второй выход которого соединен свходом разрешения блока памяти, вы 5 О ход которого соединен с информационным входом регистра сдвига и О-входом триггера, инверсный выход которо-,го соединен с информационным входомблока памяти, синхровход которогосоединен с третьим выходом блокасинхронизации, четвертый выход которого соединен с синхровходом регистра сдвига, разрядные выходы которогосоединены с информационными входамирес В В В Вз В Ад 0 0 0 0 О О 0 1 0 0 0 О 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 О 0 0 0 10 0 0 0 0 0 1 0 .0 0 О 0 0 0 0 0 0 0 п 2 1 1 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 и+3 и+4 1 О 0 0 0 и+5 0 1 Б 1361561регистра, выходы которого являются разрешения генератора псевдослучайвыходами генератора, пятый выход бло- ного кода и инверсным входом сброса ка синхронизации соединен с входом регистра сдвига, седьмой и восьмой записи счетчика адреса, выход заема5выходы блока синхронизации соединены которого соединен с входами синхрони- с входом сброса счетчика адреса и зации генератора псевдослучайного единичным входом триггера соответсткода и регистра, инверсный вход сбро- венно, синхровход которого соединен са которого соединен с шестым выхо- с девятым выходом блока синхронизадом блока синхронизации, с входом 10 ции.дписн С 8 С 2 тель Н.СиротскаяА.Кравчук аз 6292/49 Тираж 671 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д.