Устройство для контроля цифровых блоков

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 4 б Г 11/26 ГОСУДАРСПО ДЕЛ ВЕННЫЙ КОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИИ) Изобретение мож ет быть исполь ной технике, а ано в вычислител нно при разработ троля исправност ин, Цель изобрет е аппаратуры дл узлов цифровых ния состоит в пи нныи инстит гашении оперативности к.М. Левченко ечения в ных откл можн счет обе ния этал в.кон ство ССС не требуетблока 3 персостояние. Кместно с рег установ ед пров кои в уемый двига ОНТРОЛЯ Отрол тром ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ КВЫХ БЛОКОВ роля зати получетройствоолируемогоисходноеблок 3 сов 2 образует1354196 автономный генератор двоичных чисел,суммирование которых ведется комбинационным сумматором и регистром 5 результата. В процессе работы автономный генератор неизбежно попадает вцикл, параметр которого можно наблюдать в старших разрядах регистра 5результата. Перед проверкой контролируемого блока 3 в блок 12 памятидолжны быть записаны параметры всехциклов, соответствующих исправномуконтролируемому блоку 3. Введениережима настройки позволяет автоматизировать процесс заполнения ячеекблока 12 памяти, В рабочем режимеблок 13 сравнения осуществляет сравнение числа, содержащегося в регистре 5 результата, с параметрами циклов исправного контролируемого блока Изобретение относится к вычислительной технике, может найти применение при разработке аппаратуры для контроля исправности узлов цифровых машин и является усовершенствованием известного устройства по авт,св. к" 1278854,Цель изобретения - увеличение оперативности контроля за счет обеспечения возможности получения эталон ных откликов.На фиг. 1 представлена функциональная схема устройства на фиг. 2 - временная диаграмма работы устройства в режиме настройки, на фиг, 3-временная диаграмма работы устройства при контроле неисправности контролируемого блока.Устройство содержит блок 1 сумматоров по модулю два, регистр 2 сдвига, контролируемый блок 3, комбинационный сумматор 4, регистр 5 результата, генератор 6 тактовых импульсов, элемент И 7, счетчик 8 тактов, элемент 9 задержки, элемент 10 ИЛИ, счетчик 11 адреса, блок 12 памяти, блок 13 сравнения, счетчик 14 числа циклов проверки, выход 15 сигнала исправности, вход 16 пуска, элемент 17 задержки, элемент ИЛИ 18 триггер 3, записанных в ячейках блока 12 памяти. Если число не совпадает ни содним из параметров, содержащихся вячейках блока 12 памяти, то импульспереполнения счетчика 11 адреса, по"ступающий на выход 29, свидетельствует о неисправности контролируемогоблока 3 При совпадении полученнойвеличины с содержимым однрй из ячеекблока 12 памяти сигнал с выхода совпадения поступает на суммирующийвход счетчика 14 числа циклов проверки через элемент ИЛИ 27 и устанавливает счетчик 11 адреса в нулевое состояние и одновременно подается навход ИЛИ элемента 16, чем обеспечивает повторный запуск устрой -ства на новый цикл проверки.3 ил,19 пуска, вход 20 режима настройки,вход 21 рабочего режима, триггер 22режима работы, элементы И 23 и 24,элемент ИЛИ 25, элемент 26 задержки,элемент ИЛИ 27, элемент ИЛИ 28, выход 29 сигнала неисправности,Вид последовательности двоичных чисел автономного генератора определяется начальным состоянием регистра 2 сдвига, начальным состоянием объекта 3 контроля и его исправностью или неисправностью, В процессе работы автономный генератор ввиду детерминизма структуры входит в цикл, т,е, на выходах регистра 2 сдвига генерируется последовательность двоичных чисел У(1), У(2) У(р), У(р+Т), У(р+1), содержащая непериоическую часть У(1), У(2),., У(р) и периодическую часть У(р+1), У(р+Т). При исправном объекте 3 контроля, начальное состояние которого может быть любым, автономный генератор входит в цикл, принадлежащий некоторому множеству циклов. Попадание в циклы, не принадлежащие указанному множеству, говорят о неисправности объекта контроля. Задача устройства заключается в опреде 135419640 45 50 55 лении циклон, в которые попадаетавтономный генератор. В общем случаеконкретный цикл характеризуется суммой самих двоичных чисел.Комбинационный сумматор 4 совместно с накопительным регистром 5 служит для накопления суммы чисел Хпоследовательности, где С - количество суммируемых чисел.Счетчик 8 служит для задания количества Т суммируемых чисел последовательности, Емкость с счетчика 8тактов выбирается такой, что самыйдлинный цикл автономного генераторапройден достаточно большое количествораз, В этом случае величина 1 Х(С),равная значению К старших разрядовХ(С), одна и та же для конкретногоцикла независимо от начального состояния объекта контроля, Сумма чиселнепериодической части, зависящая отначального состояния объекта контроля, и сумма чисел неполного цикла вконце последовательности сказываютсялишь на значениях младших разрядовХ, которые не учитываются,Блок 12 памяти служит для хранения параметров циклов, соответствующих эталонному контролируемому объекту.Счетчик 11 адреса служит для хранения адреса считываемой ячейки блока 12 памяти.Блок 13 сравнения служит для сравнения полученных в процессе контролявеличины Х(ТЯс параметрами цикловзаписанных в ячейках блока 12памяти.Счетчик 14 числа циклов проверкизадает общее число циклов контроля,Устройство работает следующим образом,1В режиме настройки к устройствуподключен эталонный блок. Данныйрежим задается сигналом, поступающимпо входу 20 режима настройки, который устанавливает триггер 22 режимаработы в единичное состояние, Работа устройства начинается с приходомсигнала по входу 16 пуска. Этот сигнал устанавливает начальное значение в счетчике 14 числа циклов проверки, сбрасывает в нулевое состояние счетчик 11 адреса, проходя через элемент ИЛИ 27, проходя черезэлемент ИЛИ 18 устанавливает начальное состояние регистра 2 сдвига,сбрасывает в нулевые состояния ре 5 10 15 20 25 30 35 гистр 5 результат, счетчик 8 тактов,и триггер 19 пуска, Этот же сигнал,задержанный элементом 17 задержкина время приведения устройства в исходное состояние, устанавливаеттриггер 19 пуска в единичное состояние, Сигнал с прямого выхода триггера 19 пуска открывает элемент И 7 иимпульсы с выхода тактового генератора 6 поступают на входы синхронизации регистра 2 сдвига, контролируемого блока 3, регистра 5 результатаи счетчика 8 тактов. Тактовые импульсы инициируют работу автономного генератора, состоящего из регистра 2сдвига, эталонного блока 3 и блока 1сумматоров по модулю два, С выходарегистра 2 сдвига кодовые комбинациипоступают на входы эталонного блока3, на вход блока 1 сумматоров по модулю два и на вход комбинационногосумматора 4, Реакция на входное воздействие с выхода эталонного блока3 поступает на вторую группу входовблока 1 сумматоров по модулю два.Выходные сигналы блока 1 сумматоровпо модулю два участвуют в формировании нового значения разрядов регистра 2 сдвига. Комбинационный сумматор 4 совместно с регистром 5 результата осуществляет накопление суммыдвоичных чисел с выхода регистра 2сдвига, Число тактов работы автономного генератора определяется емкостью счетчика 8 тактов, импульс свыхода переполнения которого, проходя через элемент ИЛИ 28, устанавливает нулевое состояние триггера 1 В пуска, что прерывает поступление тактовых импульсов в блоки устройства. Одновременно импульс переполнения счетчика 8 тактов, проходя через открытый элемент И 23, поступает на вход записи блока 12 памяти, в нулевую ячейку которого записывается число Х(СЯ являющееся значениек)К старших разрядов регистра 5 результата, т,епараметром одного из циклов эталонного блока 3, Импульс с выхода элемента И 23, задержанный элементом 9 задержки, проходя через элемент ИЛИ 10, поступает на суммирующий вход счетчика 11 адреса, Тем самым подготавливается для записи информации следующая ячейка блока 12 памяти, Тот же импульс с выхода элемента И 23, проходя через элемент ИЛИ 18, запускает устройство на но 135419630 45 50 55 вый цикл работы, который протекаетаналогично. Поскольку регистр 2 сдвига вновь устанавливается в исходноесостояние, а контролируемый блок 35находится в некотором произвольномсостоянии, то автономный генераторв общем случае генерирует новую последовательность чисел, отличную отпредыдущей. В результате параметрХ(С)следующего обнаруженногоцикла записывается в следующую ячейку блока 12 памяти и т.д. В конечномсчете ячейки блока 12 памяти окажутся заполненными параметрами циклов,соответствующих исправному контролирующему блоку 3, Режим настройкизаканчивается появлением импульсапереполнения счетчика 11 адреса, который поступает на выход 29 устройства и сигнализирует о конце настройкиустройства. Следует отметить, чтопараметры циклов, записанные в ячейках блока 12 памяти, представляютсобой сжатую информацию об исправномконтролируемом блоке 3,В рабочий режим устройство переводится сигналом по входу 21 рабочего режима, который устанавливает триггер 22 в нулевое состояние, Следовательно, закрывается элемент И 23 и открывается элемент И 24. Теперь к устройству подключен контролируемый блок 3, исправность которого следует определить. Работа устройства в этом режиме протекает аналогично рассмотренному режиму настройки с момента появления сигнала на входе 16 пуска до момента появления, импупьса переполнения счетчика 8 тактов, который, устанавливая триггер 19 пуска в нулевое состояние, прерывает работу ав тономного генератора, К этому моменту в регистре 5 результата устанавливается значение суммы чисел сформированной последовательности, Им - пульс переполнения счетчика 8 тактов проходя через открытый элемент И 24, элемент ИЛИ 25 и элемент 26 задержки, поступает на вход считывания блока 12 памяти и вход сравнения блока 13 сравнения. Поскольку счетчик 11 адреса вначале находится в нулевом состоянии, считывается параметр, содержащийся в нулевой ячейке блока 12 памяти, и в блоке 13 сравнения сравнивается с параметром Х(С), содержащимся в регистре 5 результата. При несовпадении чисел, поступивших го двум группам входов блока 13сравнения, сигнал с выхода несравнения блока 13 сравнения поступает через элемент ИЛИ 10 на суммирующийвход счетчика 11 адреса и увеличивает его содержимое на единицу, Этотже сигнал, пройдя через элементИЛИ 25 и задержанный элементом 26задержки на время установления нового адреса, разрешает сравнение числаХ(Яс содержимым следующей ячейки блока 12 памяти, Таким образом,блок 13 сравнения осуществляет сравнение числа Х(С) , содержащегосяв регистре 5 результата, с параметрами циклов исправного контролируемогоблока 3, записанных в ячейках блока12 памяти. Если Х не совпадаетни с одним из параметров, содержащихся в ячейках блока 12 памяти, то импульс переполнения счетчика 11 адреса, поступающий на выход 29, свидетельствует о неисправности контролируемого блока 3, При совпадении полученной величины Х(гЯ с содерКжимым одной из ячеек блока 12 памяти сигнал с выхода. совпадения поступает на суммирующий вход счетчика 14числа циклов проверки через элементИЛИ 27 устанавливает счетчик 11 адреса в нулевое состояние и одновременно проходит на вход элементаИЛИ 18, чем обеспечивается повторныйзапуск устройства на новый цикл проверки. Сигнал совпадения на выходеблока 13 совпадения говорит о том,что устройство обнаружило один изциклов, соответствующих исправномуконтролируемому блоку 3, Повторныйзапуск устройства в общем случаепроисходит при другом неизвестномначальном состоянии контролируемогоблока 3 и может привести к обнаружению цикла с другим параметром, Общеечисло цикло проверки задается емкостью счетчика 14 чксла циклов проверки, Если в течение каждого числапроверки фиксируется сигнал совпадения соответствующей величины Х(1;)1с содержимым ячеек блока, то сигнал,переполнения счетчика 14 числа циклов проверки, поступающий на выход15, говорит об исправности контролируемого блока 3,Формула изобретения Устройство для контроля цифровых блоков по авт.св. У 1278854, о т -л и ч а ю щ е е с я тем, что, с целью увеличения оперативности контроля эа счет обеспечения возможности получения эталонных откликов, устрой-ство содержит триггер режима работы, третий элемент задержки, второй и третий элементы И, второй, третий и четвертый элементы ИЛИ, причем еди ничный и нулевой входы триггера 1 О режима являются первым и вторым входами задания режимов работы устройства, прямой и инверсный выходы триггера режима соединены с первыми входами второго и третьего элементов И соответственно, группа выходов регистра результата соединена с группой информационных входов блока памяти, вход записи которого соединен непосредственно с выходом второго элемента И и с входом первого элемента И, а через третий элемент задержки - с первым входом третьего элемента И, второй вход и выход которого соединены с выходом "Не равно"первой схемы сравнения и суммирующимвходом счетчика адреса соответственно, выход переполнения которого соединен с первым входом четвертогоэлемента ИЛИ, второй вход которогосоединен с выходом переполнения счетчика тактов и с вторым входом второго и третьего элементов И, выходтретьего элемента И соединен с вторымвходом второго элемента ИЛИ, выходчетвертого элемента ИЛИ соединен сК-входом триггера, первый вход пятого элемента ИЛИ соединен с выходом"Равно" схемы сравнения и третьимвходом первого элемента ИЛИ, второйвход пятого элемента ИЛИ соединен свходом сброса устройства, а выходпятого элемента ИЛИ соединен свходом сброса счетчика адреса.1354196 Составитель А,СиротсТехред А.Кравчук ректор,И,Муска едактор Н,Бобкова 671 аказ 5695 4 Подписноеета СССР рытийя наб роектная, Производственно-полиграфическое предприятие, г. Ужгород Тираж НИИПИ Госу по делам 13035, Мосарственного коми изобретений и от ва, Ж, Раушск