Устройство для контроля цифровых узлов

.11.87. Бюл,43сковский инженерно-фитО.Атовмян, Е,Ф,Березкковский и Н,В.Ефремов1.3(088.8)торское свидетельс61, кл, С 06 Р 11/рское свидетельств48, кл. С 06 Р 11/ ическии тво СССР 26, 1983 о СССР 26, 1984управ информации д мо. Таким об инационное у контролем мо ание ложи азом, предтройство ния недопу лагаемое к с встроенн ет быть и онадежных)ше нныйваемой инСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХУЗЛОВ(57) Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для контроля узлов.Цель изобретения - увеличение быстродействия за счет обеспечения организации контроля между рабочими интервалами времени в масштабе реальноговремени. Устройство содержит мультиплексор, коммутатор, дешифратор конечного набора, дешифратор эталоннойсигнатуры, элемент запрета, три элемента И, элемент ИЛИ-НЕ, формирователь импульса, два элемента задержки,элемент ИЛИ, генератор псевдослучайной последовательности и сигнатурныйанализатор, Достоверность работоспособности аппаратуры, как правило,обеспечивается периодическим тестовымконтролем, который дополняет оперативный аппаратный контроль функционирования аппаратура. Периодический тестовой контроль требует специальным образом организованного программного обеспечения и навязывает принудительное структурное и временное изменение процесса функционирования основной аппаратуры системы, В предлагаемом изобретении контроль работоспособности аппаратуры осуществляется в паузы между рабочими интервалами, не требуя специального программного обеспечения и не изменяя временной диаграммы процесса функционирования. Кроме того, полнота тестовой проверки с помощью встроенных аппаратных средств может быть существенно выше Е полноты традиционных программных тес- рр товых проверок. Использование изобре- Ю ф тения при проектировании интегральных схем комбинационного типа (например,программируемых логических матриц) й позволяет создать элементную базу проектирования высоконадежных и наиМавй более ответственных узлов вычисли- СИ тельной техники, в которых использо- СД пользовано в составе высосистем, обеспечивающих поуровень достоверности выдформации, 2 ил, 1354195Изобретение относится к вычислительной технике и может быть использовано в высоконадежных системах,обеспечивающих повышенный уровень до 5стоверности выдаваемой информации.Цель изобретения - увеличение быстродействия за счет обеспечения организации процесса контроля между рабочими интервалами в масштабе реального времени.На фиг.1 приведена блок-схема устройства, на фиг.2 - временные диаграммы работы устройства.Устройство содержит контролируе- )5мый узел 1, мультиплексор 2, коммутатор 3 с тремя состояниями, генератор 4 псевдослучайных чисел, сигнатурный анализатор 5, дешифратор б конечного набора, элемент 7 запрета, 2 Оэлементы И 8-10, дешифратор 11 эталонной сигнатуры, элемент ИЛИ-НЕ 12,формирователь 13 импульса, элементы14 и 15 задержки, элемент ИЛИ 1 б,вход 17 задания режима работыинформационный вход 18, выход 19 признакаотклика, выход 20 ошибки, вход 21синхронизации, вход 22 начальной установки.Контроль работоспособности узла 1производится во время пауз между рабочими интервалами. С этой целью кузлу 1 подключается мультиплексор 2,коммутатор 3 с тремя состояниямиСигнал на входе 17 осуществляет идентификацию рабочего режима и режимаконтроля работоспособности. При подаче нуля на вход 17 входная информацияс информационного входа 18 поступаетна узел 1, а выходная информация че- орез открытый коммутатор 3 - на выход19, При подаче единицы на вход 17реализуется режим контроля работоспособности узла 1.Генератор 4 может вырабатывать заданные двоичные наборы, составляющиеминимальный полный тест а сигнатурный анализатор 5 обнаруживает заданное множество векторов или матрицошибок реакций контролируемого узла1, обусловленных перечнем его неисправностей,Дешифратор б конечного набора устанавливает момент спроса тактовымимпульсом через элемент 7 запрета и55элемент И 10 состояния дешифратора11 эталонной сигнатуры. Единичныйимпульс на выходе 20 свидетельствуетц том что эталонная сигнатура не совпадает с фактической сигнатурой,выработанной в результате проверки,Элемент И 8 предназначен для того,чтобы после свертки анализатором 5реакции узла 1 на последний тестовыйнабор блокировать переключение гене- . -ратора 4 ианализатора 5.Элемент И 9 в режиме контроля работоспособности пропускает тактовыеимпульсы с входа 21 на входы элементаИ 8 и элемента 7 запрета,Элемент ИЛИ-НЕ 12 предназначен дляначальной установки генератора 4 ианализатора 5. Начальная установкапроизводится через формирователь 13импульса при появлении положительногоперепада на входе 22 либо импульсомопроса состояния дешифратора 11 эталонной структуры, задержанным элементом 14 на длительность тактового импульса.Элемент 15 задержки и элемент ИЛИ16 выполняют функции дифференцированной задержки сигнала, подаваемого навход 17. Причем они задерживают только отрицательный фронт этого сигналана время срабатывания узла 1. Эта задержка требуется ддя того, чтобы припереходе из режима контроля работоспособности в рабочий режим разрешитьработу коммутатора З.лишь после появления на их входах реакции узла 1 напервый рабочий набор,Устройство работает следующим образом.При включении питания генератор 4и анализатор 5 через формирователь 13и элемент ИЛИ-НЕ 12 устанавливаютсяв исходное состояние, Это обеспечивает невозможность выполнения усеченной последовательности тестовой проверки и, следовательно, появленияложного сигнала неисправностиИсходным состоянием для генератора 4 является первый тестовый набор, а дляанализатора нулевой кодВ рабочем режиме (сигнал входа 17равен нулю) устройство функционируетобычным образом - мультиплексор 2коммутирует на вход узла 1 входныеданные входа 18, а коммутатор 3 стремя состояниями выход узла 1 на выход 19, Элемент И 9 не пропускаеттактовые импульсы с входа 21 на генератор 4 и анализатор 5,С приходом запрещающего потенциала(сигнал входа 17 равен единице) мультиплексор 2 переключает вход узла 1з 1 Зна выход генератора 4, коммутатор 3переходит в состояние высокого импеданса и элемент И 9 пропускает тактовые импульсы с входа 21 через элемент И 8 на синхровходы генератора 4и анализатора 5.Далее запускается режим контроляработоспособности, в котором на каждый тактовый импульс генератор 4 подготавливает подачу на вход узла 1очередного тестового набора, а анализатор 5 воспринимает реакцию узла1 на предыдущий тестовый набор.В момент, когда генератор 4 выработает конечный набор, который всегдаследует за последним тестовым набором, анализатор 5 сворачивает реакциюузла 1 на последний тестовый набор.Дешифратор 6 распознает конечный набор, и на его выходе появляется низкий потенциал, который блокирует прохождение следующего тактового импульса через элемент И 8 на синхровходыгенератора 4 и анализатора 5. В тоже время низкий уровень сигнала навыходе дешифратора 6 разрешает прохождение следующего тактового импульса через элемент 7 запрета на входэлемента И 10, Если на выходе дешифратора 11 эталонной сигнатуры естьнизкий потенциал, то узел исправен,и на выходе 20 остается низкий потенциал. В противном случае (в узле появилась неисправность), сигнатура отличается от эталонной и на выходе 20появляется единичный импульс, свидетельствующий о наличии в схеме неисправности,Импульс опроса состояния дешифратора 11 эталонной сигнатуры, задержанный элементом 14 на длительностьтактового импульса, через элементИЛИ-НЕ 12 устанавливает генератбр 4и анализатор 5 в исходное состояние,и цикл контроля повторен.В результате узел 1 контролируетсяв интервалы времени, когда оно простаивает. При этом в зависимости отдлины пауз контроль работоспособности проводится многократно циклическиили квантами, каждый раз продолжаяпроверку с того тестового набора, накотором зафиксировано последнее прерывание рабочим режимом.Формула изобретения Устройство для контроля цифровых узлов, содержащее генератор псевдослучайных чисел, сигнатурный анали 40 45 50 55 второй элемент задержки с вторым входом элемента ИЛИ, выход которого соединен с управляющим входом коммутатора, выход которого является выходом признака отклика устройства, информационный вход которого соединен с первым информационным входом мультиплексора, выход которого соединен с выходом устройства для подключения ко входам контролируемого узла, информационный вход коммутатора является входом устройства для подключения к выходу контролируемого узла и соединен с информационным входом сигнатур- ного анализатора, вход синхронизации которого соединен с выходом второго элемента И и входом синхронизации генератора псевдослучайных чисел, выход которого соединен с вторым информационным входом мультиплексора и инфор 54195затор, первый элемент задержки, коммутатор, мультиплексор, три элементаИ, формирователь импульса, о т л и - 5ч а ю щ е е с я тем, что, с цельюувеличения быстродействия за счетобеспечения организации процесса контроля между рабочими интервалами вмасштабе реального времени, устрой ство содержит дешифратор конечного1набора, дешифратор эталонной сигнатуры, элемент запрета, элемент ИЛИ-НЕ,элемент ИЛИ, второй элемент задержки,причем синхровход устройства соединен 15 с информационным входом первого элемента И, выход которого соединен синформационным входом второго элемента И и информационным входом элементазапрета, выход которого соединен с 20 управляющим входом третьего элементаИ и через первый элемент задержки спервым входом элемента ИЛИ-НЕ, второйвход которого соединен с выходом формирователя импульса, вход которого соединен с входом начальной установки устройства, выход элемента ИЛИ-НЕ соединен с входом разрешения генератора псевдослучайных чисел и сигнатурного анализатора, выход которого соединен с информационным входом дешифратора эталонной сигнатуры, выходкоторого соединен с информационным входом третьего элемента И, выход которого является выходом признака ошибки устройства, вход задания режима работы которого соединен с управляющим входом первого элемента И, с управляющим входом мультиплексора с первым входом элемента ИЛИ и черезпосгеЪий тес юане ееослр ИПИ Заказ 5695/4ТиРаж 671 Подписное оизв,-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 Б1354195бмационным входом дешифратора конечно- управляющими входами второго элементаго, набора, выход которого соединен с И и элемента запрета.