Устройство для ввода и вывода аналоговой информации

ОЮЗ СОВЕТСНИХ ОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 13395 И 9 13/ 50 4 ОПИСАНИЕ ИЗОБРЕТл с с с а.л ВИДЕТЕПЬСТВУ ДВТОРСНО 24 бюро биобернетики ческо го (Ленина) Охинченко,1 ВО омае вода в распреения ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(7) Особое конструкторскоелогическоч и медицинской киЛенинградского злектротехниинститута им. В,И,Ульянова(54) УСТРОЙСТВО ДЛЯ ВВОДА ИААЛО ГОВОЙ ИНФОРМАЦИИ(57) Изобретение относитсятике и вычислительной технижет быть использовано для вЭВМ аналоговых сигналов и иделения на устройства отобр информации, в частности, в системахсбора, обработки и отображения физиологической информации, для которых характерны обработка большогочисла аналоговых сигналов и их регистрацияЦелью изобретения является автоматизация ввода и распределение информации. Устройство содержитмногоканальный аналого-цифровой имногоканальный цифроаналоговый преобразователи, блок управления, блоксинхронизации, блок сопряжения с ЭВМи задатчик распределения каналов,Поставленная цель достигается путемобеспечения возможности ввода и вывода многоканальной аналоговой информации в автономном режиме без участия ЭВМ. 2 з,пф-лы, 5 ил, 1 13395Изобретение относится к автоматике и вычислительной технике и может быть использовано для ввода н ЭВМ аналоговых сигналов и для их распре -) деления на устройства отображения в системах авто мати зиро ванно го сбор а, обработки и отображения информации, в частности в системах сбора обработки и отображения Физиологической информации, для которых характерны прием и обработка большого числа аналоговых сигналов, а также регистрация на устройствах отображения (осциллоскоп, самописец) нходных физиологических сигналов в неизмененном виде.Цель изобретения - увеличение быстродействия устройства за счет обеспечения процесса ввода и вывода аналоговой информации н антономном режиме.На фиг.1 представлена Функциональная схема устройства; на фиг.2 и 3 примеры выполнения блока сопряжения; 25 на Фиг 4 - диаграмма работы устройства; на .Фиг,5 - пример выполнениязадатчика распределения каналов,Устройство (фиг.1) содержит многоканальный АЦП 1, блок 2 сопряжения, Зоблок 3 синхронизации, блок 4 управления, многоканальный ЦАП 5, задатчик6 распределения канапов, Блок 4 содержит коммутатор 7, модуль 8 памяти,дешифратор 9,Блок сопряжения (фиг,2) содержитрегистр 10 данных и регистр 11 адреса, Блок сопряжения (фиг,3) содержитэлемент НЕ 1.2, элементы И-ИЛИ 13-15,элементы И 16 и 7, модули 18 и 19 4 ппамяти,Устройство работает следующим образом,Блок 3 формирует циклически повторяюшиеся, поступающие на управляющие 4 Бвходы многоканального АЦП 1 кодыуправления (коды адреса КА).Аналоговые сигналы поступают наинформационные входь: многоканальногоАЦП 1, который выполняет преобразова-.ние аналог - код по тому каналу,адрес которого задается кодом управления. Таким образом, аналоговые входы устройства циклически опрашиваютсяНа выходах многоканального АЦП1 появляется цифровой код данныхрезультат преобразования, соответствующий уровню данного аналоговогосигнала. Цифровой ксд данных с выхо 742дон многоканального АШ 1 подаетсяна информационные входы блока 2 имногоканального ЦАП 5. Блок 2 обеспечивает ннод кода данных и кодаадреса в вычислительньш блок для обработки, Распределение нходон аналоговых сигналов по аналоговым выходамустройства обеспечивают многоканальный ЦАП 5, блок 4, задатчик 6 распределения каналов. С помощью формирователя адреса ячеек памяти блока 6оператор задает код адреса ячейкимодуля 8, Код адреса ячейки модуля8 совпадает с тем кодом управления,который соответствует опрецеленномуаналоговому входу устройства, на который подается нужный для выводааналоговый сигнал, Далее оператор припомощи Формирователя кода задает кодтого выходного канала, на которыйнадо вывести данный входной сигнал(информационные входы блока 4) и Формирует с помощью переключателя режимаработы сигнал управления (управляющий вход блока 4), по которому коммутатор 7 подключает вторую группу своих входов, т,е, код адреса ячейкик адресным входам модуля 8 и по которому производится запись кода выходного канала в модуль 8,При отсутствии сигнала управленияобеспечивается чтение информации изтой ячейки модуля 8, адрес которойопределяется кодом управления, находящимся в данный момент времени напервой группе адресных входов блока4 и подающимся через коммутатор 7на адресные входы модуля 8, По считанным с выходов модуля 8 кодом,соответствуюшим определенным аналоговым входам устройства, дешифратор9 формирует сигналы выбора выходногоканала, которые поступают на адресныевходы многоканального ЦАП 5 и указывают, на какой именно выходной каналнеобходимо вывести цифровой код данных, находящийся в данный моментвремени на информационных входах многоканального ЦАП 5.На выходах многоканального ЦАП 5уровень аналогового сигнала сохраняется в течение одного цикла опросавходных каналов устройства. В следующем цикле на информационных входахмногоканального ЦАП 5 появляется цифровой код, отражающий изменение входного аналогового сигнала за времяодного цикла и соответственно изме 33957455 нястся уровень аналогового сигналана выходах многоканального ЦАП 5,Подобным образом оператором задаются различные распределения входных аналоговых сигналов по всем вы -ходным каналам устройства перед началом работы устройства или в процессе его работы,Многоканальные АЦПи ЦАП 5 мо -гут быть реализованы по известным,схемам.Блок 3 синхронизации содержитгенератор импульсов, соединенный скольцевым счетчиком, выходы которогоявляются выходами блока,Задатчик 6 может быть выполненв виде набора фиксируемых переключателей, позволяющих подавать на выход уровни логических нулей и единицв зависимости от положения переклю -чателей,Блок 2 сопряжения может обеспе -чить, например пословный ввод цифрового кода данных и кода адреса аналогового входа устройства в вычисли -тельный блок через его порты вводадля обработки (вариант 1), При этомкод данных и код адреса поступаютна входы регистра 1 О хранения данныхи регистра 11 хранения кода адресаи по сигналу строба (младший разрядкода управления) запоминаются в них.Одновременно с этим сигнал строба поступает в вычислительный блок, извещаяего о,готовности вводимой информации навыходах регистров 1 О и 11 хранения,Блок 2 сопряжения (вариант 11)позволяет вводить в вычислительныйблок информацию большими массивамипо одному сигналу "Готовность"; Блок2 имеет два модуля 18 и 19 памяти,каждый из которых содержит определенное число ячеек памяти, кратное числу информационных входов устройства,Данные, поступающие в блок 2, записываются в одну из ячеек памяти модуля 18 (19), одновременно с этим издругого модуля памяти 19 (18) обеспечивается считывание данных в вычислительный блок.По окончании записи данных в модули 18 и 19 памяти вычислительныйблок извещается об этом по линии"Готовность"Переключение модулей18 и 19 памяти на запись - чтение производится автоматически по входувосьмого разряда кода адреса черезэлементы И 16 и 17. 1 О 15 20 25 30 35 40 45 50 Еоды адресов через элемент И-ИЛИ13 (14) подаются на адресные входымодуля 18 (19) в зависимости от того,на втором управляющем входе которогоиз элементов И в И 13 (14) в данныймомент находится разрешающий высокийпотенциал, поступающий в блок 2 сопряжения на вход восьмого разрядакода адреса. При этом на первом управ -ляющем входе элемента И-ИЛИ 14 (15)инвертор 12 формирует запрещающийнизкий потенциал. Одновременно с этимна первом управляющем входе другогомодуля 19 (18) памяти находится разрешаюший потенциал, а на второмуправляющем входе его - запрещающийпотенциал с выхода инвертора 12, Поэтому на адресные входы другого мо -дуля 19 (18) памяти из вычислительного блока через элемент И-ИЛИ 14 (13)поступают адреса тех ячеек памяти,из которых требуется считать данные .в вычислительный блок,Подобным же образом заданием высокого или низкого потенциала на входевосьмого разряда кода адреса и навыходе инвертора 12 формируются сигналы записи - чтения на выходах элементов И 16 и 17, В случае записиданных в модуль 18 (19) памяти сигнал записи - чтения представляет собой инвертированный строб, поступающий в блок 2 сопряжения на вход первого разряда кода адреса, Низкийпотенциал сигнала записи - чтенияустанавливает модуль памяти 18 (9)в состояние "Запись", При этом кодданных на информационных входах модуля8 (19) загружается в ту ячейкупамяти, адрес которой находится наадресных входах модуля памяти 18(19), В случае чтения данных из модуля 19 (18) памяти сигнал записичтения представляет собой высокийпотенциал, который устанавливает модуль 19 (18) памяти в состояние "Чтение", При этом из модуля 19 (18) памяти считываются коды данных по адресу, находящемуся на его адресныхвходах. Формула и зоб рет ения 1. Устройство для ввода и вывода аналоговой информации, содержащее многоканальный аналого в цифров преобразователь, многоканальный цифроаналоговый преобразователь и блоксопр яжени 51 Входы мно ГО канально ГОаналого-цифро Ваго преобразователяявляются 51 нформационн.1 ми входами устроиства, выходы многок 11 нального цифроаналогового преобраэователя являются информационными выходами устройства, выходы многоканального аналогоцифрового преобразователя соединеныс информационными входами блока сопряжения, о т л и ч а ю щ е е с ятем, что, с целью автоматизации ввода и распределения информации, в него введены блок синхронизации, блокуправления, эадатчик распределения 1 Бканалов, выходы блока синхронизациисоединены с входами управления многоканального аналого-цифрового преобразователя, адресными входами первойгруппы блока сопряжения и блока управления, первая группа выходов эадатчика распределения каналов соеди -иена с адресными входами второй группы блока управления, вторая группавыходов эадатчика распределения каналов соединена с информационными входами блока управления а выход - суправляющим входом блока управления,выходы блока управления соединены садресныйи входами многоканального 30цифроаналогового преобразователя,информационные входы которого соединены с Выходами многоканального аналого-цифрового преобразователя, адресные входы второй группы блокасопряжения являются адресными входа -ми устройстВ, В 1 г:,од 11 блока сопряже ия ВВляются инфОрма 1 ион 1 пми ВЬ 1 хода -ми устройства.2, Устройство по п.1, о т л и ч а ю п 1 е е с я тем, что блок управления содержит коммутатор, модуль памяти, деп 1 ифрвтор, первая и вторая группы входов коммутатора являются адресными входами первой и второй групп блока соответственно, управляющие входы коммутатора и модуля памяти являются управляющим входом блока, выходы коммутатора соединены с адресными входами модуля памяти, информационные входы когорого являются информационными входами блока, выходы модуля памяти соединены с входами дешифратора, выходы которого являются управляющими выходами блока,3, Устройство по п,1, о т л и ч а ю щ е е с я тем, что задатчик распределения каналов содержит формирователь адреса ячеек памяти, переключатель режима работы, формирователь кода выходного канала, выходы формирователя адреса ячеек памяти являются выходами первой группы эадатчика распределения каналов, выход переключателя режима работы является выходом задатчика распределения каналов, выходы формирователя кода выходного канала являются выходами второй группы задатчика распределения каналов,1339574 пю ааеиси Запись / чт фиг.Х Составитель А,Трунов едактор Е, Папп Техред М.Дидык Корректор С. Черни672 Подпи енного комитета СССР тений и открытий - 35, Раушская наб 4224/40 ТиражВНИИПИ Государстпо делам изобр113035, Москва,ака 4/ Ужгород, улПроектная, 4 фическое иятие,Производственно-поли Запись даннных РЙ соврЛапах АЦП 1 рН 4- нщ 0 вий раьрл7 рЮггеарвийлбаОО,РьО 2 1/ию раооты Ьока управ- як роботы блока зекир