Устройство для вывода отображаемой информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 9) 111 2 С 06 Р 3/147, С 09 С 3/28 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ляю элеме н ласона управленияия сигналов и временного Устройство о адание адресов ой перезаписи и правляющей ЭВМ,возможности сОИ печивает гибкоеза счет оперативблоке регистров зно асщирит ь бражения м 3 ил онки ГОСУДАРСТВЕННЫИ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР Мф 758129, кл, С 06 Р 3/14, 1977,Анторское свидетельство СССР У 551636, кл, С 06 Е 3/14, 1975, (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ОТОБРАЖАЕ МОЙ ИНФОРМАЦИИ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для вывода информации из ЭВМ. Цель изобретения увеличение пропускной способности устройства за счет исключения передачи псевдопостоянной отображаемой информации. Устройство выводит информацию на группу блоков отображения информации (БОИ), которые познот формировать фрагменты изображения для трех соответствующих зон общего поля изображения, и содержит блок памяти, хранящий постранично псевдопостоянную информацию для соответствующих БОИ, коммутаторы, обеспечивающие соответствующее напранление передачи, блок регистров, хранящий коды начальных адресов зон для соответствующих БОИ, счетчик, осуществляющий вывод псевдопостоянной информации из блока памяти в БОИ, и13222 25 111 сз 11 етец 11 е атцас 11 тся к автоматикс 11 вычислительной технике, в частности к индикаторным устройствам, и мажет быть использовано в устройствах нынада информации из ЭВМ. 511 ель изобретения - увеличение пропускной способности устройства за счет исключения передачи псевдопостояц 11 ай отображаемой информации11 а фиг. 1 приведена информационная схема устройства; на фиг, 2 структура адресного слова псевдопостаяццай информации и информационнога слона; на фиг. 3 - пятый коммутатор, пример выполнения.15Блок отображения информации содерлст гецератар 1 импульсов, делитель 2 частоты, счетчик 3 де 1 цифратар 4, блоки 5 и 6 ключей, газаразрядцую индн 1 саарную панель 7, второй дешифратор 8, счетчики 9-11, коммутаторы 12 и 13, регистры 14 и 15,блок 16 памяти, знакогенератор 17, блоки 18 и 19 памяти, схемы 20 и 21 сравнения, коммутатор 22, блок 23 элементов И, блок 24 инверторов, элемент И 25, информационные входы-выходы 26, входы 27 вь;бора режима зались-отображение, входы 28 сопровождения адреса, схему 29 сравнения триггер 30, элементы 31 задержки, элемент И 32, адцовибратары 33 и 34, н.садь 1 35 задания зацы адреса. Указццые элементы входят в блок 36 отссзражеццц информации. 35 Устрацство содержит регистры 37н 38, дешифратор 39, триггер 40,блок 4 1 памяти, коммутаторы 42 и 43,элсмецт И 44, схему 45 сравнения, 40с 1 дцов 1 сратар 46, счетчик 47, элемент 48 задержки, адцавибратар 49,:,лсмоцты 1 ПИ 50 и 51, блок 52 регистров, информационный вход-выход 3,нхол 54 задания режима, вход 55 адггреса, коммутатор 6,Б качестве салака 41 памяти испаль 1 с 111 ац 1,1 11 МС 573 ЕЧ 11, блоки 16 памяти р 1.1 цзсгцаны ца ИМС 505 РУ 6, а зцакс гс цератарм 23 - ца базе ИМС 505 РЕ.С, С 111 ц 1 с 1 цбратары 16 и 49 построены1 П 1 С 131 Л 11, при этом алцавибратар 46 цастрс 1 ен ца формирование импульса, ;ицтес 1 ьцс 1 ст 1 которого 1 пределяет про.1 ацжптСЬЦ 1 с Цдс 11 аДРССнс 11 а ЦИКЛ 11 эапц с ц, равца 1, ".лц примененных ИМС памят 11 350 цс,;1 111111 ратор 49 цасчрац;1 1 1,:1ц.1111 цмцу 11 он записи,52 гдлительность которого цля ИМС 505 РУ 6должна быть равна 400 нс,Коммутатор 56 построен на ИМС 585АП 16, представляющих собой шинныеприемопередатчики с двунаправленнойструктурой,Коммутатор 43 (фиг, 3) реализовантакже на ИМС 585 АП 16,представляющих собой двунаправленные шинные формирователи с тремя устойчивыми состояниями входов-выходов,Устройство работает следующим образом,Режим записи информации. Со входа 54 устройства поступает сигнал ЗАПИСЬ, который подготавливает его для прохождения сигналов с внешнего информационного входа-выхода 53 устройства на второй информационный вход-выход коммутатора 56. Одновременно сигнал ЗАПИСЬ поступает через элемент ИЛИ 50 на входы 27 блоков 36 подготавливая их для записи информации, Таким образом, в адресном цикле записи код адреса поступает на информационный вход регистра 37 и через коммутатор 43 и соответствующие информационные входы-выходы 26 блоков 36 на их схемы 29 сравнения,Каждый код адреса записывается в регистр 37 по фронту сигнала строба адреса, поступающего со входа 55 устройства на вход синхронизации регистра 37, с выхода которого код адреса записи поступает на вход дешифратора 39, который в случае соответствия этого кода коду номера данного устройства формирует на своем первом выходе сигнал, поступающий на вход синхронизации регистра 38, который разрешает запись в него информации, поступающей на его информационный вход в цикле записи со второго информационного входа-выхода коммутатора 56 и представляющей собой (фиг, 2 а) код адреса (его старшие разряды страницы памяти блока 4 1 памяти, в которой хранится псевдопостоянная информация, подлежащая выводу на полиэкран, образованный экранами блоков 36, оси графиков, трафаретов, надписи и т.д.) . Код адреса страницы поступает спервого выхода регистра 38 на входстарших разрядов адреса, т,е. адресстраницы блока 41 памяти, выбирая темсамым важную страницу памяти, в кото 3 13222рой хранится псевдопостоянная информация, подлежащая выводуца экраны,Одновременно с этим сигнал с первого выхода дешифратора 39 поступает навход установки триггера 40, при этомсигнал высокого уровня с его прямоговыхода поступает на первый вход элемента И 44, разрешая прохождение импульсов, поступающих с выхода генератора 1 импульсов, на второй вход элемента И 44 и далее с его выхода навход одновибратора 46, который запускается передним фронтом импульса иформирует импульс отрицательной полярности длительностью, равной длительности адресного цикла записиИмпульс с выхода одновибратора 46поступает на управляющий вход коммутатора 42, обеспечивая тем самым прохождение кода адреса, поступающего с 20выхода счетчика 47, на коммутатор 43и на информационные входы-выходы 26блоков 36Одновременно импульс стробирования адреса с выхода одновибратора 46 поступает на первый вход второго элемента ИЛИ 51 и с его выходапоступает на входы 27 всех блоков 36,осуществляя тем самым стробировациекода адреса, поступающего ца информационные входы-выходы 26 блоков 36, 30Одновременно код адреса поступает напервые входы третьих схем 29 сравнения блоков 36, на вторые входы которых с соответствующих выходов 52 блока регистров поступают коды зоны адресов соответствующих блоков 36,В блок 52 коды зоны адресов поступают со второго выхода блока 4 1 памяти, стробируемого импульсом записи,поступающим на вход синхронизации 40блока 52 со второго выхода дешифратора 39. Второй выход блока 4 1 памятиобъединен по ПРОВОДНОМУ ИЛИ со вторым информационным входом-выходомкоммутатора 56, который переводится 45в третье (отключенное) состояние сигналом, поступающим с прямого выходатриггера 40 на вход управления выдачей коммутаторов 56 на весь периодзаписи псевдопостоянной информации вблоки 36, начиная с момента декодирования адреса страницы псевдопостоянной информации дешифратором 39,При совпадении кода зоны адресови текущего адреса осуществляется запись кода адреса в регистры 15 блоков 36, По окончании адресного циклазаписи псевдопостоянной информации,длительность которого определяется 52 4настройкой одцовибратора 46, полярность сигнала на управляющем входекоммутатора 42 изменяется на противоположную, тем самым коммутатор 42 запрещает прохождение ца информационныйвход коммутатора 43 кода адреса записи и разрешает прохождение информационного слова псевдопостоянной информации (фиг, 2 б), поступающей спервого выхода блока 41 памяти навторой информационный вход коммутатора 42 и с его выхода через коммутатор 43 ца информационные входы-выходы 26 блоков 36,Одновременно импульс с выхода элемента И. 44, задержанный элементом 48задержки для получения требуемоговременного расположения сигнала записи в блоки 16 памяти, запускает одновибратор 49, формирующий сигналзаписи, который с его выхода черезэлемент ИЛИ 50 поступает на входы 27блоков 36 и осуществляет запись вблоки 16 памяти блоков 36 моноэкрацов псевдопостоянной информации, поступающей с информационных входов-выходов 26 блоков 36,Процесс записи в блоки 36 псевдо- постоянной информации циклически повторяется до полного вывода содержимого страницы блока 4 1 памяти, объем которой определяется разрядностью счетчика 47 и кодом объема страницы псевдопостоянной информации, поступающим со второго выхода регистра 38 на первый вход схемы 45 сравнения и представляющим собой младшие разряды служебного информационного слова (фиг2 а), хранящегося в регистре 38,На второй вход схемы 45 сравнения со второго выхода счетчика 47 поступает текущий адрес записи страницы. При совпадении текущего адреса записи с кодом объема страницы на выходе схемы 45 сравнения формируется сигнал, поступающий на вход сброса триггера 40 и возвращающий его в состоя 1 1ние 0 , при этом сигнал высокого уровня с инверсного выхода триггера 40 поступает на вход разрешения выборки блока 4 1 памяти, запрещая его работу. Одновременно сигнал с выхода схемы 45 сравнения, поступающий на вход сброса счетчика 47 устанавливается в первоначальное состояние, а сигнал с прямого выхода триггера 40 разблокирует коммутатор 56, разрешая тем самым вычислительной5 13 системе доступ к блокам 36 моноэкранов для записи в них оперативной визуальной информации.Работа предлагаемого устройства в режиме воспроизведения проходит по аналогии с описанием работы блока 36.Формула и зобр ет енияУстройство для вывода отображаемой информации, содержащее два коммутатора, два регистра, блок регистров, первый и второй информационныевходы-выходы первого коммутатора соединены с первым информационным входом-выходом устройства и с информационным входом первого регистра, о т л и ч а ю щ е е с я тем, что, с целью увеличения пропускной способности устройства за счет исключения передачи псевдопостоянной отображаемой информации, в него введены блок памяти, третий коммутатор, дешифратор, счетчик, триггер, схема сравнения, элемент И, два элемента ИЛИ, два одновибратора и элемент задержки, второй информационный вход-выходпервого коммутатора соединен с информационными входами второго регистра, блока регистров и с первым информационным входом-выходом второго коммутатора, второй информационный входвыход которого является вторым информационным входом-выходом устройства, первые выходы первого регистра и счетчика подключены к входам старшихи младших разрядов адреса блока памяти, первые выходы счетчика и блока памяти подключены к первому и второму информационным входам третьего коммутатора, выход которого подключен к информационному входу второго коммутатора, второй выход блока памя 22252ти подключен через элемент МОНТАЖНОЕ ИЛИ к информационному входу блока регистров, выходы которого являются выходами задания зоны адреса уст 5 1 О 15 20 25 30 35 40 роиства, выход второго регистра подключен к входу дешифратора, первый выход которого подключен к входу установки триггера и к входу синхронизации первого регистра, второй выходкоторого и второй выход счетчика подключены к первому и второму входамсхемы сравнения, выход которой соединен с входами сброса счетчика и триггера, прямой выход которого соединенс первым входом элемента И, с первымуправляющим входом первого коммутатора и с управляющим входом второго коммутатора, инверсный выход триггера соединен с входом разрешения выборки блока памяти, выход элемента Иподключен к счетному входу счетчика и через первый одновибратор к управляющему входу третьего коммутатора и к первому входу первого элемента ИЛИ, второй вход которого является входом строба адреса устройства исоединен с входом синхронизаций второго регистра, выход элемента И соединен через последовательно включенные элемент задержки и второй одновибратор с первым входом второго элемента ИЛИ, второй вход которого является входом задания режима устройства и соединен с вторым управляющимвходом первого коммутатора, второй выход дешифратора соединен с входом синхронизации блока регистров , второй вход элемента И и выходы первого и второго элементов ИЛИ являются входом синхронизации и выходами сопровождения адреса и признака режима запись-отображение устройства соответственно.Корректор М Демчик Редактор П.Гереши Зака з 2864/14 Тираж 672 Подписное ВН 11 ИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раущская наб д, 4/511 рои 1 в дственно-полиг рафическое предприятие, г. Ужгород, ул, Проектная, 4 п 1коды адресюб страниц четбертого 0 пюка памяти 41 Ю)векуший код зоны адресоб блока тнюзрана каРы обьена спраниц псебдопостянной ин- форнаИии псе бдопосщоянная инфортция