Устройство для ввода информации

(191 9 4 С 06 Г 13 /О ЕНИЯ юл. ВВ.С тво СССР 1 О, 1984 о СССР ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ПИСАНИЕ ИЗОБР АВТОРСКОМУ СВИДЕТЕЛЬСТВ.(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ(57) Изобретение относится к вычислительной технике и может быть использовано для селекции информационных каналов в многоканальных системах сбора, регистрации и обработкиинформации. Цель изобретения - упрощение устройства за счет оптимизацииалгоритма работы. Устройство содержит два регистра, блок элементов задержки, элемент И-НЕ, мультиплексор,два блока памяти, три элемента И,элемент НЕ, элемент ИЛИ, элементИЛИ-НЕ, формирователь импульсов, Перед началом работы производится обнуление блоков памяти. Затем в первый блок памяти по сигналу "Установка заносится информация о номерахвходных каналов, подлежащих обработке.После этого чередуются циклы измерения и калибровки. В цикле измерения информация, поступающая на устройство, сортируется на основе признаков, записанных в первом блокепамяти. Во второй блок памяти заносится информация о нормах каналов,реально обработанных в цикле измерения. В режиме калибровки информацияиз второго блока памяти передаетсяв ЭВМ, после чего второй блок памятиобнуляется. После окончания калибровки устройство переходит в цикл измерения или при необходимости - в режим обнуления и установки. 3 ил.Изобретение относится к вычислительной технике и может быть использовано в качестве устройства для селекции информационных каналов в многоканальных системах сбора, регистрации и обработки информации,Целью изобретения является упрощение устройства путем оптимизацииалгоритма работы.На фиг.1 показана структурная схема устройства; на фиг.2 - приведенпример реализации блока памяти;на фиг,3 - пример реализации блокаэлементов задержки.На схеме (фиг.1) образованы пер 15вый 1 и второй 2 регистры, блок 3элементов задеожки, элемент И-НЕ 4,мультиплексор 5, первый 6 и второй7 блоки памяти, первый 8, второй 9и третий 10 элементы И, элемент НЕ2011, элемент ИЛИ 12, элемент ИЛИ-НЕ13, формирователь 14 импульсов, информационные входы 15 и выходы 16устройства, вход 17 сигнала "Измерение" устройства, вход 18 сигнала"Установка" устройства, вход 23 сигнала Сброс" устройства, адресныевходы 24 устройства, выход 25 сигнала "Готовность" устройства. Нафиг,2 обозначены элемент И 26, счетчик 27 адреса, формирователь 28 иэлемент 29 памяти; на фиг. 3 - элементы 30-32 задержки и элемент НЕ 33.Устройство работает следующимобразом.Перед началом работы производитсяобнуление всех ячеек памяти блоков406 и 7 памяти. При этом на синхровход21 подаются тактовые импульсы, а навход 23 - сигнал "1", Тактовые импульсы с выхода элемента И-НЕ 4 поступают на вход элемента И 26, информационный вход элемента 29 памятии счетный вход счетчика 27 адресаблока 6 памяти, Сигнал "О" на выходеэлемента И-НЕ 4 обеспечивает записьнулевого бита в элемент 29 памяти поадресу, хранящемуся на счетчике 27адреса. По положительному перепадусигнала на выходе элемента И-НЕ 4осуществляется увеличение на единицусодержимого счетчика 27 адреса. Запись нулевых битов по другим адресамэлемента 29 памяти производится аналогично. Тактовые импульсы с выхода элемента И-НЕ 4 проходят через элемент НЕ 11 и элемент ИЛИ-НЕ 13 навторой вход записи блока 7 памяти итакже обнуляют его ячейки, Длительность Т сигнала "1" на входе 23должна быть достаточной для записинулевых битов по всем адресам блоков6 и 7 памяти,Устройство работает в двух режимах: режиме начальной загрузки блока 6 памяти и режиме выборки данныхизмерительных каналов на обработку.В режиме начальной загрузки производится запись в блок 6 памятипрограммы выделения. При этом навход 22 установки подается сигнал11 , обеспечивающий подключение адр е сных входов 2 4 через мультиплексор5 к информационным входам счетчика2 7 адреса блока 6 памяти . На адресные входы 2 4 в сопровождении синхроимпульсов н а входе 20 по ступаюткоды адреса элемента 29 памяти блокаб памяти , по которым осуществляетсяз апис ь единичных битов данных , Сигнал"О" на входе 20 , проходя через элемент И 8 , поступает на вход записиадреса блока 6 памяти и обеспечиваетзапись кода адреса с адресных входов2 4 в счетчик 2 7 адреса . Синхроимпульсы с входа 2 0 поступают также на входформирователя 2 8 . По положительномуфронту синхроимпул ь са формирователь2 8 формирует импульсный сигнал ни экого уровня , который проходит . черезэлемен И 2 6 на вход кода операцииэлемента 29 памяти и о существляет, запись в него единичного бита по адресу , хранящемуся . в счетчике 2 7 адр ес а , Аналогично производится записьединичных битов по другим адресам ,поступающим на адресные входы 24 всопровождении синхроимпульсов навходе 20 , 3 апис ь единичного бита по1-му адресу в блок 6 памяти означает выделение данных из мери тельно гоканала с 1-м адресным признаком врежиме выборки данных измерительныхканалов на обработку . По окончанииначальной загрузки на входе 2 2 устанавливается сигнал 0.В режиме выборки данных на обработку в устройстве чередуются циклыизмерения и калибровки. После передачи на вход устройства данных измерительных каналов от датчиков контролируемых параметров в цикле измерения следует цикл калибровки, кото 3 13174464рый служит для оценки работоспособности всего тракта передачи информации. В цикле калибровки на вход устройства подаются контрольные сигналы и 18. Сигналы "1 ч поступают поочередно на входы 17 и 18 и задают режимизмерения и режим калибровки соответственно.В режиме измерения на входе 17 присутствует сигнал "1", а на входе 18 - сигнал "О". С приходом информационной посылки на входы 15 в сопровождении импульса на входе 19 по переднему фронту импульса сопровожде 15 ния данные с входов 15 переписываются в регистр 1. Па окончании записи адресная часть сообщения поступает наадресные входы блока 7 памяти и через мультиплексор 5 - на адресныевходы блока 6 памяти Импульс с входа 19 задерживается элементом 30 ичерез элемент НЕ 33 поступает с первого выхода блока 3 на вход записиадреса блока 7 памяти и через эле 20 25 мент И 8 - на вход записи адреса блока 6 памяти, осуществляя запись адресной части сообщения в счетчики 27 адреса. В блоке 6 памяти происходит чтение информации по записному адресу. Если на выходе элемента 29 памяти блока 6 считывается единичный бит, то информационная посылка, хранящаяся в регистре 1, подлежит выделению. Выходной сигнал блока 6 памя 30 35 ти поступает на первый вход элементаИ 9, на третьем входе которого присутствует сигнал "1" с входа 19, а на второй вход приходит стробирующийимпульс с второго выхода блока 3,представляющий собой импульс с входа 19, задержанный на элементах 30 и32, В случае выделения информационной посылки на выходе элемента И 9формируется импульс, который проходит через элемент ИЛИ 12 на вход записи регистра 2, второй вход блока 3элементов задержки и первый входзаписи блока 7 памяти, Из регистра1 в регистр 2 переписываются данные,45 50 поступающие на информационные выходы16 устройства. Сигнал с выхода элемента ИЛИ 12 задерживается элементом31 блока 3 и поступает на выход 25устройства, сигнализируя о готовноспо всем информационным каналам.5 Управление работой устройства в режиме выборки данных на обработку осуществляется сигналами на входах 17 ти данных на информационных выходах 16. Сигнал с выхода элемента И 9 в блоке 7 памяти записывает единичный бит по адресу, хранящемуся в счетчике 27 адреса и совпадающему с адресной частью выделенной информационной посылки. Обработка последующих информационных посылок устройством в режиме измерения производится аналогично. Таким образом, в конце режима измерения в блоке 7 памяти записаны единичные биты по адресам, однозначно соответствующим адресным частям информационных посылок, которые были выбраны на обработку в режиме измеренияВ режиме поступления на входы 15 устройства калибровочных сигналов на входы 17 и 18 подаются сигналы "О" и "1" соответственно. Работа элемента И 9 блокируется. С приходом на входы 15 информационной посылки по переднему фронту импульса сопровождения данные записываются в регистр 1. По окончании записи адресная часть сообщения поступает на адресные входы блока 7 памяти. Сигналом с первого выхода блока 3 элементов задержки адрес заносится в счетчик 27 адреса блока 7 памяти. Затем осуществляется считывание информации из блока 7 памяти по записанному адресу, При сов падении адреса калибровочного сигнала с одним из адресов измерительных каналов, которые были выбраны на обработку в предыдущем цикле измерения, на выходе блока 7 памяти формируется .сигнал "1", поступающий на второй вход элемента И 1 О, на третьем входе которого присутствует сигнал "1" с входа 18 управления. С приходом на первый вход элемента И 1 О стробирующего сигнала с второго выхода блока 3 элементов задержки на его выходе формируется импульс, поступающий на вход элемента ИЛИ 12и вход формирователя 14. Импульс с выхода лемента ИЛИ 12 осуществляет перепись калибровочной посылки из регистра 1 в регистр 2 и формирование сигнала готовности на выходе 25 устройства. Формирователь 14 по заднему фронту входного сигнала формирует импульс, поступающий через элемент ИЛИ-НЕ 13 на второй вход записи блока 7 памяти и осущесвляющий запись нулевого бита по адресу, который хранится в счетчике 27 адреса. Такимобразом, в режиме калибровки устройствс выдает на обработку значения калибровочных сигналов лишь тех измерительных каналов, которые присутствовали в предыдущем цикле измерения. По окончании режима калибровки по всем адресам блока 7 памяти будут записаны нулевые биты, тем самым блок 7 будет подготовлен к работе в следующем цикле измерения, т.е. оптими эация аглоритма работы устройства в режиме калибровки позволила упростить техническое решение.Формула изобретения 15Устройство для ввода информации, содержащее два регистра, блок элементов задержки, мультиплексор, два блока памяти, три элемента И, элемент ИЛИ, элемент НЕ и элемент И-НЕ, первый и второй входы которого являются соответственно входом сигнала "Сброс" устройства и третьим входом синхронизации устройства, выход элемента И-НЕ соединен с вторым входом записи первого блока памяти, выход которого соединен с первым входом второго элемента И, третий вход которого является входом сигнала "Измерение" устройства, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход которого соединен с входом записи второго регистра и вторым входом блока элементов задержки, второй выход которого соединен с вторым входом второго элемента И и третьим входом третьего элемента И, первый вход которого является входом сигнала Калибровка устройства, первый вход 4 О блока элементов задержки объединен с входом записи первого регистра и является первым входом синхронизации устройства, информационные входы первого регистра являются информаци онными входами устройства, выходы старших разрядов первого регистра соединены с информационными входами старших разрядов второго регистра,выходы которого являются информационными выходами устройства, выходымладших разрядов первого регистрасоединены с информационными входамимладших разрядов второго регистра,адресными входами второго блокапамяти и информационными входамипервой группы мультиплексора, выходы которого соединены с адресными входами первого блока памяти, первый вход записи которогообъединен с вторым входом первого элемента И и является вторым1входом синхронизации устройства,адресный вход мультиплексора являет"ся входом сигнала "Установка" устройства, информационные входы второйгруппы мультиплексора являются входами устройства, первый выход блокаэлементов задержки соединен с первымвходом первого элемента И, выход которого соединен с входом стробирования адреса первого блока памяти, вы"ход второго блока памяти соединен свторым входом третьего элемента И,выход которого соединен с первым входом элемента ИЛИ, третий выход блокаэлементов задержки является выходомсигнала "Готовность" устройства,о т л и ч а ю щ е е с я тем, что,с целью упрощения устройства путемоптимизации алгоритма работы, устройство содержит формирователь импульсов и элемент ИЛИ-НЕ, выход которого соединен с вторым входом записивторого блока памяти, вход стробирования адреса которого объединен. спервым входом первого элемента И,выход элемента И-НЕ соединен с входом элемента НЕ, выход которого соединен с вторым входом элемента И-НЕ,первый вход элемента ИЛИ объединенс входом формирователя импульсов,выход которого соединен с первымвходом элемента ИЛИ-НЕ, второй входэлемента ИЛИ объединен с первым входом записи второго блока памяти.:Редактор А Маковска оРРектоР С.Че Заказ 2425/4 Тираж б 72 ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д