Устройство для сопряжения двух вычислительных машин

1 13Изобретение относится к вычислительной технике и может быть использовано при разработке высоконадежных адаптивных вычислительных систем с повышенными требованиями к живучести системы и достоверности получаемых результатов.Цель изобретения - повышение производительности за счет выдачи информации одновременно в обе(вычислительные машины) при совпадении адресов обращения.На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит вычислительные машины (ВМ) 1 и 1 , каждая из которых содержит блок 2 управления, блок 3 обработки прерываний, блок 4 регистров в составе регистров 5 общего назначения, регистр 6 адреса обращения, триггерналичия запроса, регистр 8 информационного, триггер 9 записи-считывания, блок 10 дополнительных регистров общего назначения, блоки элементов И 11 и, 12 (другие ,блоки ВМ, не.иллюстрирующие работу устройства, не показаны, индексы при номерах блоков соответствуют номеру ВМ), первая 13, вторая 13, третья 14, четвертая 14, пятая 15, шестая 15, седьмая 16, восьмая 16, девятая 18, десятая 18 группы элементов И, первая 17, и вторая 1 группы элементов задержки, первый 19, и второй 19 регистры, первый 20 и второй 20 узлы сравнения, первый 21 и второй 21 счетчики сбоев,2узел 22 сравнения результатов, первый 23, второй 24 и третий 242 элементы ИЛИ, триггер 25 режима работы, первый .26, второй 27, третий 27, четвертый 28 и пятый 28 элементы И, триггер 29 наличия сбоя, первая 30, вторая 3 1, третья 32 и четвертая 32 .группы элементов ИЛИ, первый 33 и второй 34 дешифраторы, оперативную память (ОП) 35, вход 36 задания режима, узел 37 сравнения адресов, триггер 38 управления выбором адреса, элемент НЕ 39, вход 40 тактовых импульсов.Особенностью вычислительных машин 1 и 1 системы является наличие в них блоков регистров 5 общего назначения, которые обеспечивают вместе с другими блоками ВМ выполнение основных команд, характерных для современных ЭВМ ЕС. При выполнении этих команд на регистрах 5 блоков находят 10832 2 5 10 15 20 25 30 35 40 50 55 ся указания на выполнение командыи результат . выполнения команды.Устройство обеспечивает функционирование вычислительной системы вдвух основных режимах: в режиме повышенной надежности, при котором обеЭЯМ решают одну и ту же программу,а результаты выполнения команды срав"ниваются, и в режиме повышенной производительности, при котором каждаяВМ выполняет либо отдельную программу, либо часть общей. программы, врезультате чего суммарная производительность вычислительной системыувеличивается,Устройство работает следующим образом.В режиме повышенной производительности система переходит при переводепо входу 36 триггера 25 в нулевоесостояние с пульта управления системой или по сигналу автомата управления режимами работы системы, при этомзапрещается прерывание работы ВМ посигналам несравнения в узел 22 срав"нения результатов, так как высокийпотенциал с нулевого выхода триггера 25 режима работы через первыйэлемент ИЛИ 23 поступает в ЫВМ науправляющие входы блоков 12 и 12 ,Данное устройство обеспечивает равноправный доступ к общей оперативнойпамяти 35 со стороны каждой ВМ, Принеобходимости обращения к ОП 35 в ВМ1(12) на регистре 6 (6 ) появляетсякод адреса обращения к ОП, а триггер7(7) наличия запроса переводитсяв единичное состояние. Высокий потенциал с единичного выхода триггера7(7 ) поступает" на вход первого 33дешифратора, который в этом случаеобеспечивает появление высокого потенциала только на первом (втором)выходе. Высокий потенциал с первого(второго) выхода дешифратора 33 через второй 24 (третий 24) элементИЛИ поступает на входы третьей 14(четвертой 14 ) группы элементов И,что обеспечивает подачу кода адресаобращения с регистра 61(6 ) черезгруппу 14 (14 ) элементов И и группу 30 элементов ИЛИ на адресный входОП 35. С появлением кода адреса обращения начинается цикл работы ОП 35,при этом высокий потенциал с единич-.ного выхода триггера 9(9 ) при считывании информации поступает на входыпятой 15 (шестой 15) группы элементов И, на. другие входы которых посту3 13 пает высокий потенциал с первого (второго) выхода дешифратора 33. Считанная информация поступает на входы пятой и шестой групп элементов И. С выходов пятой 15 (шестой 15 ) группы элементов И считанная информация через третью 32 (четвертую 32) группу элементов ИЛИ поступает на информационный регистр 8(8 ). При записи информации ВМ 1(1 ) в ОП 35 содержимое информационного регистра 8 (8) поступает на входы седьмой 16 (восьмой 16 ) группы элемен 1тов И, на других входах которых высокие потенциалы с нулевого выхода триггера 9 (9 ) считывания-записи1 2и с выхода второго 24 (третьего 24) элемента ИЛИ. С выходов седьмой 16, (восьмой 16) группы элементов И записываемая информация через вторую 31 группу элементов ИЛИ поступает на вход ОП 35. После окончания обращения к ОП 35 содержимое регистров 6(6), 8(8 ), триггеры 7(7 ) и 9,(9) обнуляются.При одновременном появлении на входах дешифратора 33 запросов от обеих ВМ высокий потенциал с его третьего выхода поступает на вторые входы четвертого 28 и пятого 28элементов И, первые входы которых соединены с единичным и нулевым выходами триггера 38 соответственно. Триггер 38 управления выбором адреса соединен со счетным входом, значение потенциалов на его выходах изменяется в каждом такте работы устройства (тактовые импульсы поступают на вход триггера с входа 40 устройства). В зависимости от состояния триггера 38 высокий потенциал будет на выходе либо четвертого 28, либо пятого 28 элемента И, Высокий потенциал с выхода четвертого 28 (пятого 28) элемента И поступает на вторые входы третьей 14 (четвертой 14) группы элементов И, где разрешает передачу адреса обращения с регистра 6(6 ) через первую 30 группу элементов ИЛИ, на адресный вход ОП 35. С появлением кода адреса обращения начинается цикл работы ОП 35, аналогичный указанному. Адреса обращения с выходов регистров 6 и 6 поступают на входы узла 37 сравнения адресов. При несовпадении адресов обращения низкий потенциал с выхода узла 37 сравнения поступает на вход элемента НЕ 35, с выхода которого высокий потенциал 10832 4 поступает на один из входов второго27 и третьего 27 элементов И. Высокий потенциал на другом входе второго 27 элемента И будет в том случае, 5когда разрешено обращение по адресупервой 1 ВМ (потенциал поступает свыхода четвертого 28, элемента И),а на входе третьего 27 элемента И2в том случае, когда разрешено обращение по адресу второй 1 ВМ (потен 2циал поступает с выхода пятого 28элемента И), Высокий потенциал на выходе второго 27, (третьего 27) элемента И является сигналом приостаноВа для первой 1, (Второй 1 ) ВМ. Таким образом, при одновременном появлении запросов от обеих ВМ организуется их поочередное обслуживание иформируется сигнал приостанова, позволяющйй организовать приостанов ВМпервой в очереди на один такт, чтонеобходимо при объединении ВМ в синхронный вычислительный комплекс. Присовпадении адресов обращения высокий 25 потенциал с выхода узла 37 сравненияадресов поступает на вход элементаНЕ 39 и на третьи входы девятой 18и десятой 18 групп элементов И, Низкий потенциал с выхода элемента НЕ 39,поступая на вход второго 27 и третьего 27 элементов И, запрещает формирование сигналов приостанова. Выбор одного из адресов обращения осуществляется так же, как описано выше. Цикл работы ОП 35 аналогиченрассмотренному ранее, но если осуществляется считывание информации,то высокий потенциал с единичноговыхода триггера 9 поступает на пер вые входы девятой 18 группы элементов И, а с единичного выхода триггера 9 на первые входы десятой 18группы элементов И. Если в данномтакте осуществляется цикл работы ОП 4 35 по адресу, принятому от первой 1(второй 12) ВМ, то на четвертые входы десятой 18 (девятой 18) группыэлементов И поступает высокий потенциал с выхода четвертого 28 (пятого28) элементов И, на вторые входыпоступает считанная информация с выходов пятой 15 (шестой 152) группыэлементов И. С выходов десятой 18(девятой 18, ) группы элементов И информация через четвертую 32 (третью32) группу элементов ИЛИ передаетсяна информационный регистр 8(8).Запись информации в ОП 35 осуществляется только с информационного ре 5 13108гистра той ВМ, запрос которой выбранв данном такте для обслуживания, Таким образом, при одновременном поступлении запросов от двух ВМ и совпадении адресов обращения к ОП (необ 5ходима одна и та же информация в обеих ВМ) обеспечивается вьдача информации на обе ВМ и возможность синХронного функционирования вычислительного комплекса без приостановов. 10При назначении режима повышеннойнадежности триггер 25 режима работыустанавливается в единичное состояние и система функционирует следующимобразом. 15После выполнения каждой командырезультат с одного из регистров 51и 52 блоков, в котором записан результат выполнения команды, подается через первую 13 и вторую 132 группыэлементов И на узел 22 сравнения результатов. Кроме того, информация изрезистров 5 и 52 результатов блоковчерез группы элементов задержки 17и 17 соответственно поступает в ре2гистры 191 и 192 . Задержка обеспечивается на время выполнения одной команды, Таким образом, в регистрах 51и 5 результатов блоков в определенный момент находится результат выполнения очередной команды, а в регистрах 19 и 19 - предьдущий. Сигналсравнения результатов через элемент ИЛИ 23 поступает на группы 12и 12 элементов И и обеспечивает перезапись содержимого блоков основныхрегистров 5 и 52 в блоки дополнительных регистров 10, и 102, процесс выполнения программы продолжается,Сигнал несравнения результатов в уз рле 22 сравнения результатов через открытый элемент И 26 подается в блоки 3 и 32 обработки прерываний обеих ВМ. По этому сигналу блоки 2 и 22управления обеспечивают повторениевыполнения команды, при которой произошло несравнение результатов, путем выполнения соответствующей микропрограммы повторного выполнения команды. Это происходит следующим образом. Так как сигнал сравнения от. сутствует, то содержимое регистров101 и 102 сохраняется прежним, поЭтому после подачи управляющего сигнала блоками 2, и 22 на блоки 11, 55и 11 элементов И обеспечивается пе 1резапись содержимого блоков 10, и 10дополнительных регистров 5 и 5 вблоки основных регистров общего 32 6назначения. Такая перезапись обеспечивает возможность повторения команды, при которой произошел сбой. Одновременно с перезаписью содержимогоблоков 10 и 102 в блоки 5 и 5 осуществляется подача сигнала несравнения с выходом схемы 22 сравнения результатов на вход триггера 29 наличиясбоя, который перебрасывается в единичное состояние. Одновременно содержимое регистров результатов 5 и 52 блоков подается на первые входы соответствующих узлов 20 и 202 сравнения, на третьи входы которых подается содержимое регистров 19 и 192 (результаты предьдущего выполнения команды). На вторые входы узлов 20 и 202 сравнения поступает высокий потенциал с выхода триггера 29 наличия сбоя. Сигналы несравнения с выходов узлов 20, и 202 сравнения поступают на соответствующие входы дешифратора 34 и входы счетчиков 21н 212 соответственно, единичные сигналы переполнения на выходах которыхявляются сигналами соответствующей ВМ. По окончании каждого такта работы системы триггер 29 наличия сбоя обнуляется.При повторном выполнении командможет произойти сравнение или несравнение на узле 22 сравнения результатов, Если произошло сравнение и нет сигналов переполнения на выходе хотя бы одного из счетчиков 21 или 21 сбоев, то нормальное функционирование системы продолжается.Если произошло повторное несравнение, то сигнал несравнения с выхода узла 22 сравнения результатов поступает на первый вход дешифратора 34. Если на входах дешифратора комбинация сигналов 101, то это соответствует нарушению функционирования первой 11 ВМ; комбинация 011 - нарушение Функционирования второй 12 ВМ; комбинация 111 - обе ВМ функцйонируют неверно. На выходах дешифратора 34 возникают сигналы, идентифицирующие ВМ, на которой происходят сбои.Формула изобретенияУстройство для сопряжения двух вычислительных машин, содержащее два дешифратора, два счетчика сбоя, триггер наличия сбоя, два узла сравнения, два регистра, триггер режима работы,7 1 З 10 узел сравнения результатов, оперативную память, восемь групп элементов И, две группы элементов ИЛИ, первый элемент И, первый элемент ИЛИ, причем выход первого элемента И является выходом устройства для подключения к входам прерывания первой и второй вычислительных машин, первые входы элементом И первой и второй групп являются входами устройства для подключения к разрешающим выходам первой и второй вычислительных машин соответственно, вторые входы элементов И первой и второй групп соединены с первыми входами соответственно первого и второго узлов сравнения и являются входами устройства для подключения к выходам результата опе рации первой и второй вычислительных машин перВые ВхОДы элементоВ И 20 третьей и четвертой групп являются входами устройства для подключения к адресным выходам первой и второй вычислительных машин соответственно,первые входы элементов И пятой и шестой групп являются входами устройства для подключения к выходам чтения первой и второй вычислительных машин, первые и вторые входы элементов И седьмой и восьмой групп являются вхо-З 0 дами устройства для подключения к выходам записи и информационным выходам первой и второй вычислительных машин соответственно, первый и второй информационные входы первого дешифратора являются входами устройства для подключения к выходам запроса первой и второй вычислительных машин соответственно, первый и второй выходы элементы ИЛИ являются выходами 40 устройства для подключения к входам задания режима работы первой и второй вычислительных машин соответственно, нулевой вход триггера режима работы является входом задания режи ма работы устройства, выходы первого и второго счетчиков сбоев являются первым и вторым выходами отказа устройства соответственно, первый и вто-, рой выходы второго дешифратора явля ются первым и вторым выходами сбоя устройства соответственно, при этом выходы элементов И первой и второй групп соединены с первой и второй группами входов узла сравнения ре зультата соответственно, выход сравнения которого соединен с первым входом первого элемента ИЛИ, Второй вход которого соединен с нулевым вы 832 8 ходом триггера режима работы, единичный выход которого соединен с первьгвходом первого элемента И, второйвход которого соединен с выходом несравнеьия узла сравнения результатов,с первым информационным входом второгодешифратора, с единичным входом триггера наличия сбоя, выход которого соединен с вторыми входами первого и второго узлов сравнения, выходы которыхсоединены соответственно со счетнымивходами первого и второго счетчикОвсбоев и с вторым и третьим информационными входами второго дешифратора,выходы элементов И третьей и четвертой групп соединены с первой и второй группами входов элементов ИЛИпервой группы соответственно, выходыкоторых соединены с группой адресныхвходов оперативной памяти, выходыэлементов И седьмой и восьмой группсоединены с первой и второй группа- .ми входов элементов ИЛИ второй группы соответственно, выходы которых.со-.единены с группой информационныхвходов оперативной памяти, группа информационных выходов которой соединена с вторыми входами элементов И пятой и шестой групп, третьи входы которых соединены с первым и вторым выходами первого дешифратора соответственно, о т л и ч а ю щ е е с ятем, что, с целью повышения производительности за счет выдачи информации одновременно в обе ВМ при совпадении адресов обращения, в него введены две группы элементов задержки,триггер управления выбором адреса,узел сравнения адресов, две группыэлементов И, две группы элементовИЛИ, четыре элемента И, два элемента ИЛИ, элемент НЕ, причем в синхровхтриггера управления выбором адресаявляется тактовым входом устройства,выходы второго и третьего элементов Иявляются выходами устройства для подключения к входам остановки первойи второй вычислительных машин соответственно, выходы элементов ИЛИтретьей и четвертой групп являютсявыходами устройства для подключенияк информационным входам первой и второй вычислительных машин соответственно, при этом первые входы элементов И первой и второй групп соедине-ны с входами элементов задержки первой и второй групп соответственно,выходы которых соединены с информационными входами первого и второго1310832 ираж б 73 Подписно оизв.-полигр. пр-тие, г. Ужгород, ул. Проектная регистров соответственно, выходы ко-торых соединены с третьими входамипервого и второго узлов сравнения соответственно, единичный и нулевойвыходы триггера управления выборомадреса соединены соответственно спервыми входами четвертого и пятогоэлементов И, вторые входы которыхсоединены с третьим выходом первогодешифратора, первый и второй выходы 10которого соединены соответственнос первыми входами второго и третьегоэлементов ИЛИ, выходы которых соединены соответственно с вторыми входами элементов И третьей и четвертой 15групп и с третьими входами элементов И седьмой и восьмой групп, первыевходы элементов И пятой и шестойгрупп соединены соответственно с первыми входами элементов И девятой 20и десятой групп, вторые входы которых соединены соответственно с выходами элементов И шестой и пятой групп и с первыми входами элементов ИЛИ четвертой и третьей групп, вторые входы которых соединены соответственно с выходами элементов И десятой и девятой групп, третьи входы которых соединены с выходом узла сравнения адресов и с входом элемента НЕ, выход которого соединен с первыми входами второго и третьего элементов И, вторые входы которых соединены соответственно с выходами четвертого и пятого элементов И, с вторыми входами второго и третьего элементов ИЛИ, с четвертыми входами элементов И десятой и девятой групп, первый и второй входы узла сравнения адресов соединены соответственно с первЫми входами элементов И третьей и четвертой групп. Я ФП