Устройство для контроля логических устройств

(51)4 С 01 К 3 ИСАНИЕ ИЗОБРЕТЕ ВИДЕТЕЛЬСТВ И АВТОРСК тво СССР 8, 1981. о СССР 8, 1980. ОЛЯ ЛОГИ онт Цел функциоойства.Устатель 6 им ОСУДАРСТБЕННЫЙ НОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(54) УСТРОЙСТВО ЛПЯ КОНТРЧЕСКИХ УСТРОЙСТВ(57) Изобретение относится к крольно-измерительной технике,изобретения - расширениенальных возможностей устрройство содержит формиров пульсов и блок 4 индикации. Блок 5контроля определяет четность или нечетность числа единиц в байте информации, сравнивает полученный результат с контрольным разрядом и выдаетсигнал о наличии ошибки на выходеблока 5 контроля. Введение блоков1 и 2 повторителей, блока 3 памяти,1 ККЯ-триггера 7, резистора 8 и светодиода 9 позволяет устройству запоминать передаваемый и принимаемый байт в случае возникновения ошики. Положение "Память И" позволяетиндицировать состояние передаваемого байта, а положение Память Ппринимаемого, Визуальное сравнениепозволяет определить неисправныйбит, 6 ил.12902Изобретение относится к контрольно-измерительной технике и может бытьиспользовано для контроля логическихустройств ЗВМ,Цель изобретения - расширение функциональных возможностей устройствапутем контроля правильности передачибайта информации и выявле 1 ия невернопереданного бита информации,На фиг. 1 приведена схема устройства на фиг. 2 - схема первогоблока повторителей; на фиг. 3 - схема второго блока повторителей; нафиг. 4 - схема блока памяти; нафиг.5 - схема блока индикации, на5фиг, б - схема блока контроля.Устройство (фиг. 1) содержит первый 1 и второй 2 блоки повторителей,блок 3 памяти, блок 4 индикации, блок5 контроля, формирователь 6 импульОсов, например, управляемый одновибратор, 1 ККБ-триггер 7, резистор 8,светодиод 9 и кнопку 10.1Блок 1 повторителей (фиг, 2) содержит резисторы 11 - 14, транзистор15, элемент 16 НЕ, элемент 17 И-НЕ,светодиод 18, повторители 19.1-19.9.Блок 2 повторителей (фиг, 3) содержит повторители 20.1-20.9. ЗОБлок памяти (фиг. 4) содержит1 ККБ-триггеры 21, 1-21,18.Блок 4 индикации (фиг. 5) содержит элементы 2 И-ЗИЛИ-НЕ 22,1-229,переключатель 23, резисторы 24.124.9, светодиоды 25.1-25.9.Блок 5 контроля (фиг, б) содержитэлемент 26 свертки по модулю два,элементы 27-29 2 И-НЕ, элементы 30, 31 НЕ.Входы первого блока 1 повторите- щлей соединены с первыми входами устройства, выходы - с первыми входамиблока 4 индикации и первыми входамиблока 3 памяти, выходы которого соединены с соответствующими вторымивходами блока 4 индикации, вторыевходы через второй блок 2 повторителей - со вторыми входами устройства,а непосредственно со входами блока 5контроля, соединенного прямым выходом 5 Ос третьим входом блока 3 памяти и с1-входом 1 ККБ-триггера 7, соединенного инвертирующим выходом через последовательно соединенные резистор 8 исветодиод 9 - с шиной питания устройства, непосредственно - с первым входом формирователя 6 импульсов, соединенного вторым входом с инвертирующимвыходом блока 5 контроля, выходом с 13 2четвертым входом блока 3 памяти и с С-:входсм 1 ККЯ- триггера 7, соединенного К-входом через замыкающие контакты кнопки 10 с общей шиной устройства, а непосредственно - с пятымвходом блока 3 памяти.Устройство работает следующим образом.Если устройство находится в режиме "Пробник", что задается переключателем 23 в блоке 4 индикации, тоинформация о состоянии контролируемого байта, поступающего на вход блока 1 повторителей,с выхода последнего поступает на вход блока 4 индикации, Включенное состояние светодиода 25,д в блоке 4 индикации соответствует единичному состоянию соответствующего -го бита информации в байте, поступившем на входы блока 1, выключенное - нулевому. В режиме "Пробник" устройство позволяет наблюцать за изменением логических уровней одновременно в девятилогических цепях, что создает большие удобства при поиске неисправности ЗВМ в потактовом режиме работы,В режиме контроля передачи информации для выявления исчезновения или возбуждения лишнего бита в передаваемом байте информации от какого-либо источника (передатчика) в приемник неисправность носит сбойный характер (т,е. имеет малую частоту повторения) выходы источника подсоединяют к входам блока 1 повторителей, а выходы приемника - к входам блока 2 повторителей. Выходы блоков 1 и 2 подключены к входам блока 3 памяти, Переключатель 23 в блоке 4 находится в полокении Память И" или "Память П . Информация о принимаемом приемником байте поступает с выходов блока 2 повторителей на вход блока 5 контроля, Блок 5 контроля в случае 1поступления байта с неисправной четностью (если количество единичных разрядов в байте и контрольном разряде четное) возбуждает на своих выходах сигнал, причем на прямом выходе этот сигнал имеет единичный уровень, на инверсном - нулевой, Перепадом из единицы в нуль с инверсного выхода блока 5 контроля запускаетсяформирователь 6, формирующий импульс, по заднему фронту которого триггер 7 устанавливается в единичное положение, так как на 1-входе триггера 7в этот момент находился разрешающийединичный потенциал, поступающий спрямого выхода блока 5 контроля, Одновременно синхронизирующий импульсс выхода формирователя 6 поступаетна С-входы триггеров 21,1-21,18 блока 3 памяти (фиг. 4), а так как напервых 1-входах триггеров 21, 1-2 1, 18находится информация о битах и контрольных разрядах источника и приемника, поступающая с выходов блоков 1и 2 повторителей, а на вторых 1-входах триггеров 21. 1-2 1, 18 находитсяединичный разрешающий уровень с прямого выхода блока 5 контроля, то произойдет запоминание передаваемого ипринимаемого байтов в блоке 3 памяти, Нулевой потенциал с инверсноговыхода триггера 7, заданный черезограничительный резистор 8, вызовет 20свечение светодиода 9, сигнализирующего о произошедшем сбое. Кроме того, нулевой потенциал с инверсноговыхода триггера 7 поступает на входформирователя 6, запрещая его даль 25нейшую работу. Это необходимо длятого, чтобы исключить возможную порчу информации в блоке 3 памяти припоявлении на входе блока 2 повторителей последующего байта с неправильной четностью,Длительность импульса, формируемого формирователем 6, выбрана равной половине длительности импульсатактовой частоты генератора контролируемого устройства. Это необходимо для того, чтобы исключить возможное ложное срабатывание триггера 7,так как .информационные биты могут поступать с некоторым фазовым сдвигом, 40Фазовый сдвиг информационных битовможет вызвать ложные всплески на выходах блока 5 контроля и соответственно запуск формирователя 6, но опрокидывания триггера 7 не произойдет, 45так как установка триггера 7 происходит по заднему фронту импульса сформирователя 6, поступающего на Свход триггера 7, а длительность этого импульса больше, чем длительность 50возможных всплесков. К моменту окончания импульса с формирователя 6 на1-входе триггера 7 в случае неискаженной передачи информации имеетсянулевой запрещающий потенциал и пере -55ключение триггера 7 не происходит.Блок 1 повторителей (фиг. 2) содержит повторители 19,1-19.9, которые исключают влияние входных цепейустройства на потенциалы, поступающие с контролируемого логическогоустройства (с источника информации),а также схему анализа обрыва на резисторах 11 - 14, транзисторе 15,элементе 16 НЕ, элементе 17 И-НЕ исветодиоде 18. Если на вход повторителя 19,1 не поступает никакой потенциал (обрыв), транзистор 15 выключен и на элемент 17 И-НЕ с выхода элемента 16 НЕ поступает высокийуровень, элемент 17 И-НЕ включаетсяи включает через ограничительный резистор 14 светодиод 18. Если на входповторителя 19.1 поступает логический ноль или единица, то на одном иэвходов элемента 17 И-НЕ имеется логический ноль и светодиод 18 не включается. Вход повторителя 19. 1 можетбыть подключен к любой точке контролируемого логического устройства длявыявления состояния обрыв.Блок 2 повторителей (фиг3) содержит повторители 20, 1-20,9, дляразвязки входных цепей устройства ицепей приемника информации контролируемого логического устройства.Блок 3 памяти (фиг, 4) построенна 1 ККБ-триггерах 21,1-21,18, В триггеры 21.1-219 записывается информация источника, а в триггеры 21.10 -21. 18 - информация приемника,Запись производится при наличиисигнала о сбое, поступающем с формирователя 6 на С-входы триггеров 21,121,18 при наличии разрешения на Квходах, поступающего с прямого выходаблока 5 контроля.Блок 4 индикации (фиг. 5) с помощью элементов 22,1-22.9 2 И-ЗИЛИ-НЕобеспечивает индикацию светодиодами25,1-25,9 состояний на входах блока1, состояний триггеров 21,1-21.9 илитриггеров 21,10-21.18 в блоке 3 памяти, в зависимости от положения переключателя 23. Резисторы 24.1-24.9ограничивают ток светодиодов 25.1-,25.9.1 Блок 5 контроля с помощью элемента 26 определяет четность или нечет- ность числа единиц в байте информации. Элементы 27 - 31 сравнивают полученный элементом 26 результат с контрольным (девятым) разрядом и выдают сигнал о наличии ошибки на выходы блока 5Формула изобретенияУстройство для контроля логических устройств, содержащее формирователь импульсов и блок индикации, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства путем контроля правильности передачи байта 30 Таким образом, устройство способно запоминать передаваемый и принимаемый байт в случае возникновения ошибки, Положение переключателя 23 "Память И" позволяет индицировать состояние передаваемого байта, а положение "Память П" - принимаемого. Проведя визуальное сравнение, можно определить неисправный бит, Такое состояние устройством сохраняется до тех пор, пока не будет произведен сброс блока 3 памяти и триггера 7 с помощью кнопки 10 "Сброс".Таким образом, устройство обладает более широкими функциональными возможностями, так как позволяет контролировать одновременно девять информационных цепей, т,е. байт информации, а также запоминать его значение в сбойных ситуациях и вы являть ошибочный бит,информации и выявления неверно перецаннсго бита информации, в неговведены два блока повторителей, блокпамяти, блок контроля, 1 КЕБ-триггер,резистор и светодиод, причем входыпервого блока повторителей соединены с первыми входами устройства, выходы - с первыми входами блока индикации и первыми входами блока памяти, выходы которого соединены с соответствующими вторыми входами блокаиндикации, вторые входы через второйблок повторителей - с вторыми входами устройства, а непосредственно свходами блока контроля, соединенного прямым выходом с третьим входомблока памяти и с 1-входом 1 ККБ-триггера, соединенного инвертирующим выходом .через последовательно соединенные резистор и светодиод с шинойпитания устройства, а непосредственно с первым входом формирователя импульсов, соединенного вторым входомс инвертирующим выходом блока контроля, выходом с четвертым входом блока памяти и с С-входом 1 КЕЯ-триггера,соединенного К-входом через замыкаю -щие контакты кнопки с общей шинойустройства, а непосредственно - с пятым вхоцом блока памяти,1290213 в Ьа Составитель В.Дворкинат Техред А,Кравчук Корректор Н Корольс Н дак За роизводственно-полиграФическое предприятие, г. Ужгород, ул, Проектная, 4 7895/41 Тираж 751 ВНИИПИ Государственного к по делам иэобретений и 113035, Москва, Ж, РаушсПодписноемитета СССРткрытийая наб д, 4/5