Вычислительное устройство

/55 1 гЭОБРЕТЕНИЯ улико льство СССР 7/38, 1980 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(71) Институт проблем моделирования в энергетике АН УССР(56) Авторское свидетельство СССР У 857981, кл. С 06 Р 7/38, 1981,Алексенко А,Г., Шагурин И.И. Микросхемотехника. М.: Радио и связь 1982, с. 124, 143.Коломбет Е.А. Таймеры. М,: Радио и связь, 1983, с. 7.Алексенко А,Г. Основы микросхемотехники. М.: Советское радио, 1977, с. 310.Авторское свидетеУ 748410, кл. С 06 Г(57) Изобретение относится к вычислтельной технике и может быть исполь зовано для аппаратного выполненияопераций деления и извлечения квадратного корня в универсальных и специализированных вычислительных машинах. Цель изобретения - расширениеФункциональных возможностей вычислительного устройства путем реализацииоперации извлечения квадратного корня, Для достижения этой цели устройство содержит два коммутатора, сумматор, блок коррекции, блок устранения сбоев и одновибратор, При работеустройства операнд, из которого извлекается корень, и операнд-делительподаются на два инФормационных входа первого коммутатора, который управляется сигналом типа операции.После запуска одновибратора в блокекоррекции начинают последовательноФормироваться приближения квадратного корня. Операция продолжается домомента выработки выходным одповибратором блока коррекции сигнала обокончании операции, 2 з,п. Ф-лы,3 ил.Изобретецие относится к вычислительной технике и может быть использовано в составе универсальных или специализированных машин и устройств для быстрого выполнения операций де ления и извлечения квадратного корня над операндами с фиксированной запятой.Цель изобретения - расширение функциональных возможностей устройства за счет реализации операций извлечения квадратного корня.На фиг, 1 приведена струттурнал схема устройства; на Фиг. 2 - схема блока коррекции; на фиг. 3 - схема15 одного разряда блока устранения сбоев.Устройство содержит блок 1формирования знака частного, (и+2)разрядные сумматоры 2, (и) управляемых 3 и один неуправляемый 4 преобразователей прямого кода в дополнительный, первый 5 и второй 6 коммутаторы, п-разрядный 7 сумматор,блок 8 коррекции, блок 9 устранениясбоев и одцовибратор 10,Устройство имеет вход 11 знакапервого операнда, вход 12 первогооперанда, вход 13 второго операнда,выход 14 признака окончания операции, вход 15 типа операции, выход16 результата, вход 17 знака второгооперанда.Вток 8 коррекции содержит входные18 одновибраторы, первую 19 и вторую20 группы элементов И, триггеры 21и выходной одцовибратор 22,Блок 8 коррекции имеет информационный 23 и управляющий 24 входывыход 25 текущего результата, выход26 признака окончания операции.Блок 9 устранения сбоев содержитдва одновибратора 2/, элемент 28 задержки, элемент И 29, элемент ИЛИ 30.Блок 9 имеет вход 3 1 и выход 32.и-разрядный сумматор 7 может бытьреализован, в частности, по известной схеме. 50Один разряд коммутаторов 5 и 6может быть реализован например, поизвестной схеме, где вход Б является третьим входом, а входы ао, а, "1-ми разрядами первого и второго 55информационных входов коммутаторов5 и 6, а входы Б, а, а не используются и соединены с входом логического "0". Одновибратор 10 предназначен дляформирования импульсов заданной длительности и может быть реализован,в частности, по известной схеме, гдевход запуска соответствует входу одноьибратора 10, а вход сброса соединен с входом логической 1".Одновибраторы 27 предназначенысоответственно для запуска при переключении на их входах 0 в 1 н и"1" в "0" и могут быть реализова -ны, в частности по известной схеме,Элемент задержки 28 может быть реализован, например, с помощью инверторов и повторителей, Время задержкидолжйо быть не меньше, чем время запуска одновибраторов 27,Триггеры 21 могут быть реализованы, например по известной схеме,где вход С соединен с входом логической "1",Устройство работает следующим образом.При выполнении операции деленияделимое а поступает на вход 12, аделитель Ь -. на вход 13 устройства,На вход 15 задается уровень логического "0" Через время окончанияпереходньг процессов в коммутаторах15 и 6 и блоках 1-4 на выходе 16 формируется частное а/Ь,При вычислении тпзадратцого корня из числа т последцее поступает на вход 12, а ца вход 15 задается уровень логической "1", что приводит к запуску опновибратора 10, на выходе которого формируетс.л короткий отрицательный импульс, поступающий на входы Я триггеров 21 б.тока 8 коррекции, и устанавливает па их выходахю иез ц ач ение логической 1 , т , е . Уст анавлив а е т ся начадить ц о е приближение кв адратн о г о корня , р а вп о е О , 1 1. 1, С цомощт ю блоков 1 - 4 и сумматора 7 начинает формировать ся з паче ние 1 / 2 (х + а /хо ) , причем умп ожение 1 / 2 н а х + а /х о осуществляется в ре з уль та"оте сдвига вправо на. один разряд значения хо+а/х ца выходе сумматора 7. Вследствие различных задержек в формировании "0" и 1" одного и того же разряда т.(т=1,п) при вычислении х+ а/х и запоминающих свойств комбинационных элементов на выходах разрядов сумматора 7 возможно появление сбоев ца время т. (появление логических "0" и "1", не предусмотренных при вычислении значения х,++ а/х ). Время , зависит от элеомецтной базы, ца которой реализованыузлы устройства, структуры блоков1-4 и сумматора 7. Сбои устраняютсяв блоке 9 устранения сбоев, каждыйиз и разрядов которого функционирует следующим образом,При переключении "О" в "1" навходе 31 х-го разряда (фиг. 3) запускается один из одновибраторов 27, 10ца выходе которого формируется отрицательный импульс, на время Т, . Элемент 28 задержки не допускает прохождение логической "1" на выход32 на Время запуска одновибратора 152.Если за время С. не происходитобратного переключения "1" В "О",то уровень логической "1" появляется на выходе 32. Если ца вход 31поступает положительный импульс, дли тельность которого меньше, чем времято оц устраняется и на выход32 не поступает. При переключении"1" в "О" на входе 31 запускаетсявторой одновибратор 27, на выходекоторого формируется положительныйимпУльс на ВРемЯ а, Если ца ВХОД31 поступает отрицательный импульс,длительность которого меньше, чемВремя Т , то он устраняется и на 30выход 32 не поступает.Устройство при нахождении частного а/х вначале вычисляет первыйй(старший) разряд а/х , затем черезвремя С (время сложеция в параллельном и+2-разрядном сумматоре)второй разряд а/х, через времятретий разряд и т,д, То есть Времяокончательного вычисления а/х равнопЬ, а вычисление значения х + а/хд(и+1), В этой связи назначение блока коррекции состоит в том, чтобыувеличить производительность устройства и уменьшить время выхгислеция квадратного корня путем коррекции значения, хранимого триггерами 21 при изменении каждого из значений разрядов, поступающих с выхода блока 9 на его вход. Блок 8 коррекции работает следующим образом. Поскольку начальное приближение выбрано так, что выполняется неравенство хр"Га, то через некоторое время в зависимости от.значения а на одном из выходов блока 9 произойдет переключение "1" в "О", например в разряде (1), В этом случае осуществится запуск (21-2)-го одновибратора 18 (при 1=1,2 запускаютсяпервый и второй входные одновибраторы 18). Отрицательный импульс навыходе одновибратора 18 (2-2) устанавливает в "1" триггеры 21.с номерами +1,п и длится время- времяФормирования одного разряда значения х, + а/х . Одновременно логический "О" поступает ца вход -го триггера 21 и устанавливает его в "О".По окончании импульса на выходе входного, одповибратора 18 (21-2) запускается одновибратор 18 (2+1), длительность отрицательного импульса навыходе которого также равнаи наэто время удерживаются 1 на выходах триггеров 21 с (+2)-го по п-й.Затем запускается входной одновибратор 18 (2+4) и отрицательный импульс удерживает в единичном состоянии все триггеры 21 с номерами с(+3)-го по и-й и т.к. Таким образом, процедура коррекции состоит вследующем. При переключении "1" в(1) блока 8 коррекции триггер 2 1 (х)устанавливается в "О", триггеры 21устанавливаются в "1" на времяЭто приводит к тому, что в любой момент времени после коррекции выполняется неравенство 1 а х сх.: -- (х + - -) (1)ах хор - 2 ах ахгде х , х - значение х на выходе 12 устройства и сумматора 7 соответственно до и после коррекции. Значение х, как это следует из неравенств (1 можно также записать в виде 1 ах =м. х + (1-Д -- (х + -- ) р 1.кор ох ах(2)Найдем разность х- х, с учетомвыбранного начального приближения х хах -ах - х = (1 - с) -- " --О, (3)вх кор 2 хИэ (3) следует, что с течением времени в моменты времени Т ТТ , Т ч в триггерах 21 блока 8 коррекции записываются последовательные приближенияимеем х =-1 а из обре гения Формула 1, Вычислительное устройство, содержащее блок формирования знака частного, и (и+2)-разрядных суммато" ров, (где и - разряцность обрабатыва р емых данных), (и) управляемых и один неупранляемьвл преобразователей прямого кода в дополнительный, причем первый вход блока формирования знака частного является входом знака первого операнда устройства, а выход - вы-, ходом знака результата устройсгна, выход з.-Го разряда 1-го,(п+2)-разрядного сумматора (=Г,п; 11,п) соеС течением времени в триггерах 21 блока 8 коррекции установится значение квадратного корня из числа а, При этом скорость сходимости вычисления -а очень высока, так как даже при обычных синхронных вычислениях, предполагающих, что очередное прибли р жение начинает формироваться только после вычисления всех разрядов предыдущего, число верных разрядон после каждой итерации удваивается, поскольку реализуется метод Ньютона на хождения квадратного корня из уравнения х - а = О.гСигнал готовности формируется сле дующим образом. После того, как В устройстве найдено значение 4 а, за р пуски всех одновибраторов 18 прекратятся. Время длительности импульса, формируемого выходным однонибратором 22 блока 8 коррекции, не меньше, чем время формирования самого младшего 25 разряда значения - (х+ а/х ).1Следовательно, прекратятся поьторные запуски выходного одновибратора 22 и на его выходе. сформируется уровень логической "1", извещающий о , . 3 р завершении вычисления значения Га.Введение В предлагаемое устойство новых элементов Д 5 зух коммутаторов сумматора, блоков устранения сбоев и коррекции выгоцно отличает его от известного, так как в результате. незначительного увеличения оборудотзания расширяются функциональные Возможности устройства путем Выполнения операции извлечепия кнадратного кор р ня за время существенно меньшеечем при реализации обычного итерационного метода Ньютона. динен с Входом ( 1+1) -ГО разряда первого слагаемого +1)-го (и+2)-разрядного сумматора, вход (Г+1)-го разряда второго слагаемого с 1-го (ц=2,п)(п+2)-разрядного с мматора подключенк информационному выходу (з.+1)-горазряда с 1-го управляемого преобразователя прямого кода в дополнительный,управляющий вход 1-го (1=1. и)управляемого преобразователя прямогокода в дополнительный соединен с инверсным выходом старшего знаковогоразряда 1-го (и+2)-разрядного сумматора, вход (1+1)-го разряда неупранляемого преобразователя прямого кодаВ Дополнительный НВляется (т+1) мразрядом входа первого операнда устройства, Вход (и+2)-го разряда втоРОГО слаГаемого Г 1 - ГО (и+2)-разряДНОго сумматора соединен с прямым выходом старшего знакового разряда (1-1).го (и+2)-разрядното сумматора, входз.-го разряда второгослагаемого перрого (и+2) -разрядного суьжатора соединен с 1-м разрядом входа первогооперанда устройства, выход нулевогоразряда неуправляемого преобразователя прямого кода в дополнительныйсоединен с Входом переноса первого(и+2)-разрядного сумматора о т л и"1 Ь 1 Ю Щ Е Е С Я ТЕМ, ЧТО С ВЕЛЬЮрасширения функциональных возможностей устройства за. счет рсализацииоперации извлечения квадратного корня, устройство содержит два коммута -тора, и-ра:зрядный сумматор, блок коррекции, блок устранения сбоев и одноВибратор причем:.тервый информационный вход первого коммутатора является входом Второго операнда устройстВа, второй информационный вход первого коммутатора подключен к первомуинфо 13 мационному Входу ВтороГО коммутатора к входу первого слагаемогои-разрядного сумматора и Выходу текущего результата блока коррекции,Вьглод признака окончания операциикоторого является выходом признакаокончания операции устройства, адресные входы первого и второго коммутаторов подключены: Входу одновибратора и входу типа операции устройства,выход однотзибратора подключен к управляющему Входу блока коррекции, информационный Вход которого подключенк вьходу блока устранения сбоев, входкоторого подключен к выходу суммыи-разрядного сумматора, 1-й разрядВхода второго слагаемого которогового входного одновибратора, первый вход п-го элемента И второй группы подключен к выходу (2 п) -го входного одновибратора, вторые входы элементов И второй группы подключены к входу установки первого триггера и управляющему входу блока коррекции, с третьего по (и+1)-й входы и-го элемента И второй группы подключены соответственно к первому по (и)-й выходам элементов И второй группы и входам установки с второго по и-й триггеров соответственно, выходы триггеров являются соответствующими разрядами выхода текущего результата блока коррекции, выход и-го элемента И второй группы подключен к входу выходного одновибратора, выход которого является выходом признака окончания операции блока коррекции.3. Устройство по пп. 1 и 2, о т л и ч а ю щ е е с я тем, что блок устранения сбоев содержит и разрядов,причем каждый х-й разряд (х=1, и) содержит два одновибратора, элемент задержки, элемент И и элемент ИЛИ, причем входы одновибраторов соединены с входом элемента задержки и с х-м разрядом входа блока устранения сбоев, выход первого одновибратора подключен к первому входу элемента И, второй вход которого подключен к выходу элемента задержки, а выход элемента И - к первому входу элемента ИЛИ, второй вход которого подключен к выходу второго одновибратора, выход элемента ИЛИ является -м разрядом выхода блока устранения сбоев. 7 1278840 подключен к инверсному выходу знакового разряда -го (и+2) -разрядного сумматора и -му разряду второго ин- Формационного входа второго коммутатора, выход которого является выходом результата устройства, -й разряд выхода первого коммутатора подключен к .-му разряду информационного входа всех управляемых преобразователей прямого кода в дополнительный, вто рой вход блока формирования знака частного подключен к (и+1)-му разряду выхода первого коммутатора, (и+1) -й разряд первого информационного входа которого является входом зна ка второго операнда устройства.2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что, блок коррек 1ции содержит входные одновибраторы, две группы элементов И, триггеры и 20 выходной одновибратор, причем -й разряд информационного входа блока коррекции подключен к входу (21-2)- го входного одновибратора и информационному входу -го триггера, выход первого входного одновибратора подключен к входу третьего входного одновибратора, выходы (21 с)-го и (21 с)-го %=2, и) входных одновибраторов подключены соответствен но к первому и второму входам (1 с)- го элемента И первой группы, вход (2 Е)-го входного одновибратора подключен к выходу Ь)-го элемента И первой группы и %+1) - м входам 1 с-х элементов И второй группы, первые входы которых объединены и подключены к первому входу первого элемента И второй группы и выходу пер1278840Я ахаревичКоррект оставитель Н ец ед В.Кад,"ц Редактор Л. Гратилло Шекм Заказ 6839 1 одписное:СР 45 ул. Проектная,оизводственно-полиграФическое предприятие, г. Ужго 47 7 ирал б 7ЛНИИПИ Государстве по делам нзобрете 113035, Москва, )К,ного комитетаий и открытийРаушская наб.