Микропрограммное устройство для тестового диагностирования и управления

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) 8 А 06 Р 9/22, 11/00 ЕТЕНИ ОПИСА ельству АВТОРСКОМ фоменко,монькиначенко иков С.И, Струкроение, 1979,Э К ство СССР9/22, 1983,УСТРОЙСТВО ДЛЯАНИЯ И УПРАВтся втом ке и мо- ройствах техн СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57.) Изобретение отнотике и вычислительнойжет быть использовано управления и диагностирования дискрет"ных объектов. Целью изобретения является повышение быстродействия. Устройство содержит блок памяти микрокоманд, счетчик адресов микрокоманд,регистр микроопераций, блок памятиусловий и адресов переходов, блоккоммутаций кодов логических условийраспределитепь импульсов, мультиплесор, коммутатор адреса, коммутаторсинхроимпульсов, коммутатор меток,блок коммутаторов модифицируемых разрядов, регистр логических условий,дешифратор логических условий, четыре элемента ИЛИ, блок элементов ИЛИ,три элемента И, блок элементов И, одновибратор, триггер пуска и блок синхронизации, 3 илИзобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах управления и диагностирования дискретных объектов, 5Целью изобретения является повышение быстродействия устройства.На фиг, 1 приведена функциональная схема предлагаемого микропрограммного устройства для тестового диагностирования и управления; на фйг. 2 и 3 - фрагменты реализуемых ветвлений.Микропрограммное устройство для тестового диагностирования и управле ния (фиг.1) содержит блок 1 памяти мирокоманд с выходом 1,1 кода микро- операций, выходом 1.2 адреса и выходом 1.3 поля метки перехода, счетчик 2 адреса, регистр 3 микроопераций, блок памяти 4 условий и адресов перехода, блок 5 коммутации кодов логических условий, распределитель 6 импульсов, мультиплексор 7, коммутатор 8 адреса, коммутатор 9 синхроимпульсов, коммутатор 10 меток, блок 11 коммутаторов модифицируемых разрядов, регистр 12 логических условий, дешифратор 13 логических условий, группу выходов 13.1-13.К дешифратора30 13 логических условий, четыре элемента ИЛИ 14-17, блок 18 элементов ИЛИ, три элемента И 19-21, блок 22 элементов И, одновибратор 23, триггер 24 пуска, блок 25 синхронизации с тремя вы- З 5 ходами 25.1-25,3,входы пуска 2 б,кода операции 27, логических условий 28 устройства, выход 29 устройства, выходы 29.1 и 29,2 признаков конца команды и конца работы регистра микро О операций соответственно, второй и третий 30 и 31 выходы блока 5 коммутации кодов логических условий.На фиг. 2 и 3 использованы следующие обозначения: 45А - немодифицируемые разряды адреса очередной микрокоманды;А ,з - модифицируемые разряды адреса очередной микрокоманды,1 =1,м, 1=0,1;=0,1 - коды проверяемых логических условий;М, , М - первая и вторая метки соответственно.Разрядность адресной части микро- команды определяется выражением 55Модифицированные разряды адреса с,выхода блока памяти условий и адресов перехода обозначим как раМодификация разрядов происходит при разрешающих сигналах (ц)., 1=1,ь-г) с выходов элементов ИЛИ блока 18 элементов ИЛИ.Выходы регистра логических условий обозначим как , . У Период следования импульсов т, опорной частоты (с выхода 25,2) выбирается больше времени считывания информации с блока 1 памяти микрокоманд., Комгп Т Ком- г=оС 4лоМикропрограммное устройство для тестового диагностирования и управления работает следующим образом.В исходном состоянии все элементы схемы каходятся в кулевом состоянии, а в разряде регистра 3 микрооперации, соответствующем микрооперации "Конец команды" (выход 29.1), записана единица. На первом выходе распределителя б импульсов и на первом выходе (13.1) дешифратора 13 также присутатвует единичный потенциал. Цепи приведения схемы в исходное состояние не показаны. По сигналу Пуск", поступающему через вход 26 устройства ка Б -вход ЙЗ -триггера 24 пуска, последний устанавливается в единичное состояние. По сигналу с выхода триггера 24 в работу включается блок 25 синхронизации и начинает формировать последовательность импульсовопорной частоты. Также по сигналу "Пуск" с входа 26 одновибратор 23 формирует импульс для принудительной записи кода операции в счетчик 2 адреса при разрешающем сигнале конца команды с выхода 29,1 регистра 3, поступающего на первый управляющий вход коммутатора 8 адреса. По записанному в счетчик 2 адресу в блоке 1 памяти микрокоманд выбирается соответствующая микрокоманда и поступает на его выходы. При наличии сигнала на сикхровходе регистра 3 с выхода 25.1 операционная часть микрокоманды с выхода 1.1 поступает на информационный вход и записывается в регистр 3 микроопераций. Сигналы микроопераций с регистра 3 поступают на выход 29 устройства.При формировании адреса очередной микрокоманды возможны следующие режимы работы устройства: реализациялинейных участков микропрограмм беэ проверки логических условий; реализация безусловных переходов в микропрограммах, реализация ветвлений с различной конфигурацией проверяе мых логических условий.Первый режим.Выбираем время считывания информации с блока 1 памяти ,4 1,=1500 нс, а время следования импульсов опорной 10 частоты , =150 нс.П 1 ) 1, ВОМ ф ГП -10По очередному тактовому импульсу (десятому) с выхода 25.3 с коммута тора 9 считывается сигнал, по которому содержимое счетчика 2 адресаувеличивается на единицу при разрешающем нулевом сигнале с выхода второго элемента ИЛИ 15. Из блока 1 20 памяти микрокоманд выбирается следую. щая микрокоманда и т.д. до тех пор, пока не выбирается микрокоманда безусловного перехода (по адресу) или микрокоманда, в которой предусмотрен 25 анализ условий переходов.Второй режим.При организации безусловного перехода с блока 1 памяти считывается микрокоманда, в формате которой присутствует код адреса перехода и метка, разрешающая прохождение кода адреса перехода на второй информационный вход коммутатора 8 адреса. По очередному импульсу с выхода 25.1 код З 5 адреса через второй информационный вход записывается в счетчик 2 адреса. С блока 1 памяти выбирается микрокоманда безусловного перехода, По очередному импульсу с выхода 25.1 щ сигналы микроопераций поступают на выход 29 устройства.Третий режим.Рассмотрим функционирование микропрограммного устройства для тестового 45 диагностирования и управления при реализации фрагментов микропрограмм, показанных на фиг. 3 и 4.По очередному импульсу с выхода 25.1 с выхода счетчика 2 считывается 50 адрес очередной микрокоманды. С блока 1 памяти выбирается микрокоманда, операционная часть которой поступает на информационный вход регистра 3, а адресная часть - на блок ч памяти. 55 По этому адресу с блока Й памяти на группу информационных входов блока 5 коммутации кодов логических условий выбирается информация, содержащая коды проверяемых логических условий в данной микрокоманде. Немодифицируемые (4- ) старшие разряды адреса очередной микрокоманды поступают на вход старших немодифицируемых раз- рядов третьего информационного входа коммутатора 8 адреса.Модифицируемые ( -1) разряды адреса поступают на вторую группу информационных входов блока 11 коммутации модифицируемых разрядов.Код первого проверяемого логического условия Х, поступает на ин- . формационный вход мультиплексора 7 (так как на первых выходах распределителя 6 и дешифратора 13 присутствует единичный сигнал) и значение первого проверяемого логического условия Х подается на информационный вход регистра 12.По заднему Фронту очеред-. ного импульса (одиннадцатого) с выхода 25.3 значение первого проверяемого логического условия заносится в регистр 12. На последующих выходах распределителя 6 и дешифратора 13 (лри единичном нулевом) значении Х, устанавливается (сохраняется) единичный сигнал. По очередному тактовому импульсу (двенадцатому) в регистр 12 заносится код второгопрове 1 0 ряемого логического условия Х (Х,)г Сигналы с выходов дешифратора 13 таким образом указывают по какой ветви осуществляется переход, Адрес перехода, соответствующий проверяемому логическому условию формируется как:(А А ЯпеР стмос 3 и р мигде Ят - немодифицируемые разрядыадреса подключенные к входу немодифицируемых разрядов третьего информационного входа коммутаторов 8 адреса;здор - модифицируемые разряды адреса соединенные с второй группой информационных входов блока 11 коммутации,- младший модифицируемый разряд адреса с выхода мультиплексора 7, соединенный с входом младшего модифицируемого разряда третьего информационного входа коммутатора 8 адреса.Рассмотрим 8-разрядное поле адреса для 3-уровневого фрагмента, 4 =8,1256026 40 1=3. Таким образом разрядность Д 5,д 2 Лпод 2гто с.1 фЗначение первого проверяемого логического условия, 1 с выхода регистра112 запишется в первый старший модифицируемый разряд (т.е. шестой, дляданного случая); значение второгопроверяемого логического условия 7в седьмой, а значение третьего логического условия э с выхода мультиплексора - в восьмой.Если "дерево" проверяемых логических условий несимметричное (Фиг.З)и первое логическое условие Х, принулевом значении оказывается последним, то в формат микрокоманды в поле" 1 заносится вторая метка,При М =0 нулевое значение с выхо 1да мультиплексора и значение меткис выхода 31 блока 5 открывают коммутатор 10. Сигнал с выхода коммутатора10 поступает на второй инверсный входтретьего элемента И 21 и закрываетего, тем самым запрещает прохождениеимпульсов опорной частоты на распре 25делитель 6. Этап проверки логическихусловий закончен, По заднему Фронтуочередного тактового импульса с выхода 25,2 адрес перехода поступаетна информационный вход счетчика 2 ад- З 0реса и с него на блок 1 памяти микрокоманд, при этом также обнуляютсяраспределитель 6 импульсов, регистр12 логических условий. Следующимтактовым импульсом с выхода 25.1 сиг налы микроопераций поступают на выход 29 устройства.Далее работа устройства осуществляется аналогично описанному. Формула изобретения Микропрограммное устройство для тестового диагностирования и управления, содержащее блок памяти микро- команд, счетчик адресов микрокоманд, регистр микроопераций, блок памяти условий и адресов перехода, блок коммутаций кодов логических условий, распределитель импульсов, мультиплексор, блок синхронизации, коммутатор адреса, причем выход блока кода микроопераций блока памяти микрокоманд соединен с информационным входом регистра микроопераций, выход которого соединен с выходом устройства, выход счетчика адресов микрокоманд соединен с адресным входом блока памяти микрокоманд, выход коммутатора адреса соединен с информационным входом счетчика адресов микрокоманд, группа выходов кодов логических условий блока памяти условий и адресов перехода соединена с группой информационных входов блока коммутации кодов логических условий, первый выход которого и вход логических условий устройства соединены соответственно с управляющим и информационным входами мультиплексора, группа выходов распределителя импульсов соединена с, первой группой управляющих входов блока коммутации кодов логических условий, о т л и ч а ю щ е е с я тем,что,с целью повышения быстродействия, оно содержит коммутатор синхроимпульсов, коммутатор меток, блок коммутаторов модифицируемых разрядов, регистр логических условий, дешифратор логических условий, четыре элемента ИЛИ, блок элементов ИЛИ, три элемента И, блок э.ементов И, одно- вибратор, триггер пуска, причем вход пуска устройства соединен с 8 -входом триггера пуска, выход которого сое динен с входом запуска блока синхронизации, первый выход последнего соединен с входом синхронизации регистра микроопераций и с входами сброса распределителя импульсов и регистра логических условий, второй и третий выходы блока синхронизации соединены с информационным и первым управляющим входами коммутатора синхроимпульсов соответственно, третий выход блока синхронизации соединен с первым входом третьего элемен-.та И, вход кода команды устройствасоединен с первым информационнымвходом коммутатора адреса, выход коммутатора синхроимпульсов соединен свходом сброса блока синхронизации ис первыми входами первого и второгоэлементов И, выход первого элементаИ соединен с первым входом первогоэлемента ИЛИ, выход которого соединен с входом синхронизации счетчикаадреса микрокоманд, выход второгоэлемента И соединен со счетным входом счетчика адресов микрокоманд,вход пуска устройства соединен с входом одновибратора, выход которогосоединен с вторым входом первого эле-,мента ИЛИ, выход признака конца команды регистра микроопераций соединенс первым управляющим входом коммута 1256024тора адреса, с первым входом второгоэлемента ИЛИ, выход которого соединен с вторым входом первого и инверсным входом второго элементов И, выход поля адреса блока памяти микрокоманд соединен с вторым информационным входом коммутатора адреса, сгруппой входов третьего элемента ИЛИи с первым входом блока элементов И,инверсный выход третьего элемента ИЛИ 10соединен с первым входом четвертогоэлемента ИЛИ, выход поля метки перехода блока памяти микрокоманд соединен с инверсным входом блока элементов И, вторым управляющим входом 15коммутатора адреса, вторым входомчетвертого элемента ИЛИ, вторым входом второго элемента ИЛИвыход четвертого элемента ИЛИ соединен с вторым управляющим входом коммутатора 20синхроимпульсов и с первым инверснымвходом третьего элемента И, второйвыход блока синхронизации соединен свторым входом третьего элемента И,выход которого соединен с входами 25синхронизации распределителя импульсов и регистра логических условий,выход мультиплексора соединен с информационным входом регистра логических условий, с управляющим входом коммутатора меток и с младшимразрядом третьего информационноговхода коммутатора адреса, выход коммутатора меток соединен с третьимвходом второго элемента ИЛИ, третьим З 5управляющим входом коммутатора синхроимпульсов и вторым инверсным входом третьего элементаИ, выход блокаэлементов И соединен с информационным входом блока памяти условий и 46адресов перехода, группа выходов регистра логических условий соединена с группой входов дешифратора логических условий и с первой группой информаци 1 онных входов блока коммутаторов модифицируемых разрядов, группа выходов которого соединена со старшими разрядами третьего информационного входа коммутатора адреса, выход поля модифицируемых разрядов адреса блока памяти условий и адресов перехода соединены с второй группой информационных входов блока коммутаторов модифицируемых разрядов, группа с первого по (-1) выходов распределителя импульсов соединена с первой группой одноименных управляющих входов блока коммутаций кодов логических условий и с одноименными входами блока элементов ИЛИ, где о -количество модифицируемых разрядов адреса, О -ый выход распределителя импульсов и выходы блока элементов ИЛИ соединены поразрядно с управляющим входом блока коммутаторов модифицируемых разрядов, выход поля немодифицируемых разрядов адреса блока памяти условий и адресов перехода соединен с остальными разрядами третьего информационного входа коммутатора адреса, группа выходов дешифратора логических условий соединена с второй группой управляющих входов блока коммутации кодов логических условий, второй и третий выходы блока коммутации кодов логических условий соединены с первым и вторым информационными входами коммутатора меток соответственно, выход признака конца работы регистра микроопераций соединен с К-входом триггера пуска,125 б 024 Редактор С, Патрушева рректор В.Синиц Тираж 671Государственного комитета СССРам изобретений и открытийосква, Ж, Раушская наб., д, 4/ одписное по 1303