Устройство коммутации асинхронных цифровых сигналов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 01241 4 Н 04 М 9/ НИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЗОБ Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Иносэ Х. Интегральные цифровые сети связи. М.: Радио и связь,1982, с. 77Авторское свидетельство СССР Р 652727, кл. Н 04 М 9/00, 1977. (54) УСТРОЙСТВО КОММУТАЦИИ АСИНХРОННЫХ ЦИФРОВЫХ СИГНАЛОВ(57) Изобретение относится к электросвязи и обеспечивает расширение диапазона скоростей коммутируемых асинх ронных цифровых сигналов без ухудшения точности коммутации. Устр-во содержит блок памяти информации (БПИ/ 1, блок 2 передачи, блок памяти адресов ВПАВ 3, формирователь 4 сигналов записи, формирователь 5 сигналов чтения, блок 6 управления коэф. деления, блок 7 делителей частоты, формирователь 8 сигналов блокировки и блок 9 синхронизации. Коммутируемой входящей линии связи ( ЛС) отводится определнный временной канал.Один и тот же бит в цикле опроса вмагистраль выдается многократно.Для однократной записи информационного бита в БПИ 1 первая передача бита сопровождается сигналом сопровождения, а последующие - без сигналасопровождения, Для осуществлениясоединения временных каналов магистрали или соответствующих им входящихЛС с исходящими ЛС в устр-ве осуществляется временная коммутация посредством записи адресов коммутируемых ЛС в БПА 3 в два этапаСначала устанавливается необходимая скорость выдачи информации в исходящуюЛС, равную скорости входящей ЛС.Это осушествляется подачей командыадреса исходящей ЛС и адреса одной изчастот в БПА 3. Каждой скорости передачи соответствует своя частота.Затем устанавливается соединение магистрали с исходящей ЛС. По команде устройства управления адрес записывается в ячейку БПА 3, после чегокоммутация считается установленной.Зиад.,121Изобретение относится к электросвязи и может быть использовано в системах для цифровой коммутации асинхронных раэноскоростньех сигналов телефонногс и телеграфного типа,имеющих скорости передачи да 64 коит/с.Целью изобретения является расширение диапазона скоростей коммутируемьех асинхронных цифровых сигналов без ухудшения точности коммутации,На фиг. 1 приведена структурная электрическая схема устройства коммутации асинхронных .цифровых сигналов, на фиг. 2 и 3 - временные диаграющ, поясняющие работу устройства.Устройство содержит блок 1 памяти информации, блок 2 передачи, блок 3 памяти адресов, формирователь 4 сигналов,записи, формирователь 5 сигналов чтения, блок б управления коэффициентом деления, блок 7 делителей частоты, формирователь 8 сигналов блокировки и блок 9 синхронизации, 1Устройство коммутации асинхронных цифровых сигналов работает следующим образом.При побитной коммутации асинхронных разноскоростных каналов в магист(раль иэ входящих линий связи циклически поступают информационньее биты с сигналами сопровождения. Коммутируемой входящей линии связи отводится определенная временная позиция - временной канал. Иэ-за неравенства длительности периодов сигналов, поступающих из входящих линий связи, один и тот же бит В.цикле опроса в магистраль выдается многократно, так как при мультиплексировании коммутируемьех входящих линий связи без потери бита цикл магистрали должен быть меньше длительности периода наибольшей скорости передачи информации, Для однократной записи информационного бита в блок 1 первая передача бита сопровождается сигналом сопровождения, поступающим на синхронизирующий вход блока 1, Последующая передача этого же бита по магистрали производится без сигнала сопровождения. Устройство не имеет внутренних блокировок, поэтому число временных каналов в магисграли равно числу исходящих линий связи,а цикл работы магистрали равен циклу обслуживания исходящих линий связи,. подключенных к устройству.Для осуществления соединения временньи каналов магистрали или соответ ствуицих им Входяпееех хеиний сВязи сисходящими линиями связи в устройствеосуществляется временная коммутацияпосредством записи адресов коммутиру.смых линий связи в блок 3 В,цва этапа. Вначале устройство управления устанавливает необхэдимуеО скорость Выдачи информации в исходящую линию связи, равную скорости входящей линии 1 О связи, путем выдачи команды адресаисходящей линии связи и адреса однойиз частот в блок 3., Частоты ВырабатыВаютсл блоком 9 и подключаютсл к блоку 7, причем каждой скорости передачи 15 информации соответствует своя частота. Дпя проключения соответствующейчастоты на Вход делителя блока 7 покоманде и адресу исходящей линии связи адрес частотье транслируемьей че рез блок 3, записывается В оди изделителей, после чего частота с Выхода блока 9 поступает на вход соответствующего делителя. Делители1, ,и) из проключенных частот вырабатывают соответствующие частотыВыдачи, которыми информация выдаетсяиз блока 2 в исходящие линии связи,Затем устройство управления устанавливает соединениеВК магистрали ЗО с 1 исходящей линией связи для чеговыдает команду и адреса Л и Л ВКмагистрали. По команде адрес Л е записывается в а-тую ячейку блока 3,после чегс коммутация считается ус- .)тановленной.Алгоритм работы устройства происходит согласно временной диаграмме,изображенной на фиг. 2. Период Тцинформации,соответствующий наиболь- ,1 О шей скорости информации, меньше длительности цикла Те магистрали илицикла обслуживания исходящих линийсвязи. Т разделен на ЬК магистралиили Временные позиций ОбслуживаниЯ ,и исходящих линий связи. Каждьеее ВК иливременная позиция разделена на тактыкаждый из которых соееержнт всебе соответственно такты Т -Запись адреса исходящей линии связи по ,; адресу ВК каналамагистрапи В блок3 т,е. установление соединения вустрсйстве, происходит В такты С икаждой временной позиции ВК),Запись информации из магистрали В блок 1 происходит следующим образом. Блок 3 циклически и синхронно с ееагистрапью вырабатывает адреса А,соответствующие ВК магистрали и ис3ходящим линиям связи. По коду адреса А, равному 1, обслуживается 1 ВКмагистрали и 1 исходящая линия связи, по коду адреса А 1, равному п,обслуживается и ВК магистрали и .иисходящая линия связи,Запись информации из магистралив блок 1 памяти информации происходит следующим образом.По .-,му коду А (д=1п) втакт Т из -й ячейки ОЗУ блока 3считывается 1-й адрес исходящей линии связи - адрес Апоступающийв блок 1 и Формирователь 4. В тактиз 1-й ячейки ОЗУ формирователя4 по адресу А считывается адрес заполнения 1-й зоны ОЗУ блока 1 - АфВ такт 1:5 в 1-ю зону ОЗУ, определя,емую адресом А 5, и ячейку этой зоныОЗУ блока 1, определяемой адресомА%, при наличии сигнала сопровождения магистрали, производится записьинформационного бита из магистрали.В такт С в 1-ю зону ОЗУ Формирователя 4, определяемую адресом А 5 блока 3, при наличии сигнала сопровождения СС магистрали записывается новый адрес ячейки 1 зоны ОЗУ блока 1,/увеличенный на 1-(А 1). Зоны памятиблока 1 заполняются последовательно,Последняя ячейка зоны сменяется первой, первая - второй и т,д.Выдача информации в исходящие линии связи происходит следующим образом.По 3 -му коду адреса Аф=1 .,и)в такт С из 3-й ячейки ОЗУ Формирования 5 считывается адрес ячейки 1-йзоны ОЗУ блока 1. В такт й из 1-йзоны ОЗУ блока 1, определяемой адресом Аьблока 3, и ячейки этой зоныаОЗУ, определяемой адресом А 9 формирователя 5, считывается информацион-.ный бит, поступающий в блок 2. В блок2 поступают также сигналы, простробированные тактом , определяющие по-му коду адреса А исходящую линию связи, и сигналы ОС из Формирователя 8. Передним фронтом такта 15 при наличии разрешающего сигнала ОС информационныйбит записывается в блок 2. Откудапередним фронтом частоты выдачи Р 5,поступающей в блок 2 иэ блока 7, информация переписывается и выдается вю исходящую линию сВязи,Для исключения потери бита скорость опроса ОЗУ блока 1 должна бытьвыше скорости считывания информациив исходящие линии связи, т,е. Т оп. 2415224роса должна быть меньше периода частоты выдачи Рд, Поэтому для согласования скоростей записи информациииз блока 1 в блок 2 вводится сигналобратной связи ОС, вырабатываемыйв формирователе 8 в момент выдачи информации в 1-ю исходящую линию связи.По сигналу ОС производится записьадреса следующей ячейки в-ю зону1 О ОЗУ в формирователе 5, подлежащейсчитыванию в следующем цикле опросаиз-й зоны ОЗУ блока 1 и разрешениезаписи информационного бита в блок2, поступающего иэ блока 1, В формирователе 8 сигнал ОС вырабатываетсядля-й исходящей линии связи по переднему Фронту частоты выдачи Р.Опрос сигналов ОС производится адресами А 5 циклически, синхронно с оп 20 росом остальных блоков устройства.Для 1-й исходящей линии связи в 1-йвременной позиции, определяемойадресом Ац, сигнал ОС фиксируетсяна выходе формирователя 8 передним25 Фронтом такта Ц , и хранится до опроса следующего сигнала. Из формирователя 8 сигнал ОС поступает наформирователь 5 И блок 2, В тактпри наличии сигнала ОС формирователя8 в 3 -ю ячейку ОЗУ Формирователя 5,определяемую. адресом А 5, записываетсяследующей адрес ячейки зоны ОЗУ блока 1 - А +1. Информация из зоны паймяти блока 1 считывается последова 35тельно - последняя ячейка сменяетсяпервой, первая - второй и т.д, После записи нового адреса (А +1) вформирователь 5 сигнал ОС в формирователе 8 для-й исходящей линиисвязи снимается, для чего туда поступают сигналы из блока 3, простроированные тактрм С. В следующемцикле опроса, если сигнал ОС отсутствует, то в формирователе 5 остает 45ся прежний адрес поэтому информаФция, считанная из блока 1, в блок 2не записывается,таким образом, процессом записиинформации иэ блока 1 в блок 2 управ ляют частоты выдачи Р-Рд путем пойдачи соответствующих сигналов обрат- .ной связи ОС из формирователя 8.На фиг. 3 изображена временнаядиаграмма выдачи информации в первую 55 исходящую линию связи ( =1).Количество ячеек зоны ОЗУ блока1 равно 4, поэтому адрес блока чтения меняется циклически от 1 до 4.Частота выдачи соответствует скороскбитти В=64. Длительность периодасчастоты (Тр ) больше длитегьности Т. Передним Фронтом частоты Рд, производится перепись информации с входа на выход в блоке 2, а. также перевод Формирователя 8 в состояние "1", Состояние Формирователя 8 циклически переписывается в блок 2. Формирова-. тель 8 циклически обнуляется после операции записи (Зп) в Формирователь 5. Из диаграммы видно, что при отсутствии сигнала ОС, снимаемого с формирователя в Формирователе 5 остается предьдущий адрес, а в блоке 2 остается предыдущая информация. Благодаря этому обеспечивается последовательная запись информации частотой рО Рдсо входа на выход блока 2 без пропуска бит.Генераторы входных линий связи и задающий генератор устройства работают в асинхронном режиме. Для сглажи вания неравномерного поступления асинхронных сигналов из магистрали и выравнивания скорости записи и чтения в памяти блока 1 для каждой исходящей линии связи отводится зо- ЗО на в нескольких ячеек . Переполнение зоны памяти приводит к потере бита или проскальзыванио. Поэтому при коммутации асинхронных сигналов вводится индивидуальная подстройка скорости выдачи информации в каждую исходящую линию связи так, чтобы число несчитанных бит информации из зоны памяти блока 1 было равно половине зоны, при этом скорость выдачи лн- яо Формации в исходящую линию связи равна скорости поступления информации из входящих линий сВязиО результатах заполнения зон судят по адресам записи Аи чтения ячеек45 Ахранящихся в памяти формирователей 4 и 5 соответственно. Для каждой исходящей линии, связи в памяти формирователей 4 и 5 отводится своя ячейка. Адрес записи ячейки Апоказывает номер ячейки зоны памяти блока 1, куда произошла последняя запись информации из магистрали, Адрес чтения ячейки А. показывает номерч 1:5ячейки зоны памяти блока 1, откуда произоц 5 о последнее считывание бита информация в исходящую линию связи. Формирователи 4 и 5 циклически опрашиваются адресами чтения зон А,которые соответствуют номерам исходяцих лилий св 5 зи,Для первой исходящей линии связив первую временную позицию, вырабатываемую адресом А, из первых ячеек памяти Формирователей 4 и 5 считываются адреса А 1 и А 5 соответственно,Эти адреса подаются в блок б, В такт.1-,. из блока 6 считывается текушее значе:ле коэффициента деления по этимадресам, которые записываются в первый делитель блока 7 сигналом дешифратора блока 3 по переднему Фронтутакта ЕАналогично из блока 6 считываются текущле значения коэффициентов деления и для остальньх исходящих лиНИЙ СВЯЗТЛ.Блок 7 делителей цля каждой исходящей линии связи Формирует частоту вьщачи. Этими частотами информация из блока 2 выдается в исходящиелинии связи. Меняя коэффициенты деления в делителях, изменяют величинычастот выдачи и соответственно скорости выдачи информации в исходящиелинии связи, а следовательно и скорости считывания информации из памяти блока 1 путем выработки сигналов" обратной связи в формирователе 8.Если в момент чтения информациииз памяти блока 1 для исходящей линии связи число несчитанных бит равно половине зоны, то из блока 6 поадресам Формирователей 4 и 5 считывается коэффициент деления, равныйноминальной величине. Значение частоты выдачи и соответственно скорости выдачи информации в исходную ли.нию связи устанавливаются равньминоминальной величине.Если в момент чтения информациидля исходящей линии связи число несчитанных бит больше половины зоны3то:нз блока 6 по адресам Аьи А ФорЧ 9мирователей 4 и 5 считывается коэфФицлент деления меньше номинальной величины Значение частоты вьщачи, формируемой делителем в блоке б, и соответственно скорость выдачи информации в исходящую линию связи становятся больше номинальной величины.В результате скорость считывания инФормации иэ эоны памяти блока 1 для исходящей линии связи увеличивается.Число несчитанных бит информации в7 12 ч 15 зоне памяти блока 1 уменьшается и становится равным половине зоны,Если в момент чтения информации для исходящей линии связи число несчитанных бит меньше половины зоны то из блока 6 по адресам Ад и Асчитывается коэффициент деления больше номинальной величины. Значение частоты выдачи и соответственно скорость выдачи информации в исходящую 10 линию связи становятся меньше номинальной величины. В результате скорость считывания информации из зоны памяти блока 1 для исходящей линии связи замедляется. Число несчитанных 5 бит информации увеличивается и становится равным половине зоны,Аналогично подстройка скорости ,считывания информации,иэ зон ОЗУ блока 1 производится и для остальных 20 исходящих линий связи.Формула изобретенияУстройство коммутации асинхронных 25 цифровых сигналов, содержащее последовательно соединенные блок памяти информации и блок передачи, а также формирователь сигналов блокировки и блок синхронизации, о т л и ч а ю - 30 щ е е ся тем, что, с целью расширения диапазона скоростей коммутируемых аеинхронных цифровых сигналов без ухудшения точности коммутации, в него введены формирователь сигналов З 5 записи, формирователь сигналов чтения, блок управления коэффициентом деления, блок делителей частоты и блок памяти адресов, первый выход 1 22которого соединен с первым входомблока делителей частоты, выход которого подключен к объединенным второмувходу блока передачи и первому входуформирователя сигналов блокировки,выход которого подключен к первомувходу формирователя сигналов, чтенияи к третьему входу блока передачи,четвертый вход которого объединен свторым входом формирователя сигналовблокировки и вторыми входом блока делителей частоты и подключен к второмувыходу блока памяти адресов, третийвыход которого подключен к объединенным первому входу блока памяти информации и первому входу формирователя сигналов записи, второй вход которого объединен с синхронизирующимвходом блока памяти информации, второйвход которого подключен к выходу формирователя сигналов записи и объединей с первым входом блока управлениякоэффициентом деления, второй входкоторого объединен с третьим входомблока памяти информации и подключенк выходу формирователя сигналов чтения, второй вход которого объединенс четвертым входом блока памяти информации и третьим входом формирователясигналов блокировки и подключен кчетвертому выходу блока памяти адресов, пятый выход которого подключенк третьему входу блока делителей частоты, управляющий вход которого соединен с выходом блока управления коэффициентом деления, при этом параллель"ный четвертый вход блока делителейчастоты соединен с параллельным выходом блока синхронизации,1241522 О бфОВ Составитель В.И 1 евцодактор Т.Парфенова Техред О.Гортвай Корректор утя Подписио комитета СССРи открытийушская наб., д. 616 5 ак Н п 3035