Микропрограммное устройство управления

168939 10 15 20 25 30 35 40 ным входом 1-го коммутатора логических условий и является 1-м входом логических условий группы устройства, второй информационный вход 1-го коммутатора логических условий соединен с выходом 1-го триггера первой группы, вход установки в единицу которого соединен с выходом 1-го элемента И первой группы, входы установки в ноль 1-х триггеров первой и второй групп соединены с выходом 1-го элемента И третьей группы, вход установки в единицу 1-го 1Изобретение относится к вычислительной технике и может быть использовано в устройствах управления ЭВМ.Цель изобретения - сокращение объема оборудования устройства путем сокращения объема блока памяти микропрограмм.На фиг. 1 изображена функциональная схема устройства; на фиг. 2 и 3 - фрагменты граф-схем соответственно алгоритма нерасщепленной и расщепленной микропрограмм.Устройство содержит блок 1 памяти микропрограмм, регистр 2, адреса микрокоманд, регистр 3 микрокоманд, первую 4 и вторую 5 группы триггеров, дешифратор 6 логических условий, мультиплексор 7 логических условий, генератор 8 тактовых импульсов, триггер 9 пуска, коммутатор 10 адреса, группу коммутаторов 11.1 - 11.гп логических условий, группы 12.1 - 12.т, 13,1 - 13.гп, 14.1 - 14 лп элементов И, элемент И 15, группу 16 входов кода команды, вход 17 пуска, группу 18 входов логических условий, группу 19 управляющих выходов, выход 20 признака конца работы регистра микрокоманд, выход 21 признака конца команды регистра микро- команд, группу 22 выходов немодифицируемых разрядов адреса регистра микрокоманд, группу 23 выходов кода логических условий регистра микрокоманд, выход 24 признака задержки анализа логических условий регистра микрокоманд, выход 25 признака проверки логических условий, выход 26 моди фицируемого разряда адреса регистра микрокоманд и выходы 27 - 30 генератора тактовых импульсов.Предлагаемое устройство работает следующим образом.Рассмотрим его функционирование по тактам в пределах одного рабочего цикла.Импульс запуска поступает на вход 17 устройства, устанавливая триггер 9 пуска в триггера второй группы соединен с выходом 1-го элемента И второй группы, второй вход которого соединен с четвертым выходом генератора тактовых им пульсо в, единичный выход 1-го триггера второй группы соединен с третьим входом 1-го элемента И третьей группы и с первым управляющим входом 1-го коммутатора логических условий, второй управляющий вход которого соединен с нулевым выходом 1-го триггера второй группы. единичное состояние. Единичный сигнал с выхода триггера 9 запускает генератор 8, который начинает последовательно формировать тактовые импульсы на выходах 29 и 30.Первому такту рабочего цикла соответствует сигнал на выходе 27 генератора 8. Тактовый импульс с выхода 27 поступает на вход синхронизации регистра 3, обеспечивая занесение в данный регистр кода микрокоманды, установленного на выходе блока 1,Одновременно данный тактовый импульс поступает на вход элемента И 15, который однако в данном цикле (и последующих, за исключением вспомогательного) за крыт нулевым сигналом с выхода 20 регистра 3, так что сброс в О триггера 9 и соответ. ственно останов устройства не происходит.Второму такту соответствует сигнал на выходе 28 генератора 8. В данном такте в зависимости от состояния признаков Р и р возможны следующие три режима и ссютветствующие им действия.В первом режиме д = О и р = О. В данном случае позиционный код на выходе дешифратора 6 не вырабатывается, т.е. элементы 12.1 - 12.гп и 13.1 - ЗА находятся в закрытом состоянии и блокируют прохождение тактового импульса на вход соответствующих триггеров 4,1 - 4.т, 5.1 - 5.т. Информация на входах мультиплексора 7 не меняется и модифицируемый разряд передается с выхода 26 на выход без изменения, т.е. в данном режиме модификация адреса следующей микрокоманды не происходит и осуществляется режим последовательной выборки микрокоманд.Во втором режиме д = 1 и р = О. В дан ном случае дешифратор 6 под действием единичного управляющего сигнала, поступающего с выхода 24, осуществляет дешифрацию кода логических условий, поступающего на группу его информационных входов и1168939 10 15 20 55 3формирует на выходе позиционный код, содержащий единичное значение в одном из разрядов. Единичный сигнал с 1-го (1 = 1,1 п) выхода дешифратора 6 поступает на вход элементов И 12.1 и 13,1. На второй вход элементов И 121 и 13 л поступает тактовый импульс с выхода 28 генератора 8, который разрешает установку соответствующего значения логического условия с отложенной проверкой, поступающего с группы 18 входов устройства, триггера 4.1, и вызывает установку единичного значения в триггере 5.1, На этом действие тактового импульса заканчивается. Независимо от возможного изменения информации на входах значений логических условий мультиплексора 7 модифицируемый разряд адреса следующей микрокоманды передается с выхода 26 на выход мультиплексора без изменения (так как р = 0), т.е. осуществляется режим последовательной выборки микрокоманд.В третьем режиме д = 0 и р = 1. В данном случае осуществляется проверка логического условия и модификация адреса следующей микрокоманды. Единичный сигнал поступает на управляющий вход мультиплексора 7, обеспечивая тем самым реализацию модификации адреса следующей микрокоманды. Модифицируемый разряд поступает по выходу 26 на мультиплексор 7. Непосредственное значение 1-й (1 = 1, гп) логической переменной, определяющее порядок модификации адреса, поступает на соот- З 0 ветствующий вход мультиплексора 7 через соответствующий коммутатор 11.1. Если в предшествующих циклах значение данной логической переменной запоминалось в триггере 41, то на выходе коммутатора 111 имеет место эта переменная. Прохождение данного З 5 сигнала через коммутатор 11.1 обеспечивается единичным сигналом на прямом выходе триггера 5.1. Значение логической переменной, поступающее с группы 18 входов на соответствующий вход коммутатора 111, в 40 данном случае блокируется нулевым сигналом на его другом входе, который поступает с инверсного выхода триггера 5.1.Таким образом, обеспечивается возможность запоминания логических условий с отложенной проверкой в триггерах 4,1 - 4.т до момента проверки. В момент проверки таких условий проверяется то значение, которое было сформировано ранее, независимо от того, в каком состоянии находится соответствующая ему переменная в данный мо мент. Значения логических переменных не запоминаются в триггерах 4.1 - 4,гп, если они формируются и используются в пределах одного цикла, т.е. являются мгновенными. В этом случае значение 1-й мгновенной логической переменной поступает на группу 18 входов и через соответствующий коммута 4тор 11.1 поступает на соответствующий вход мультиплексора 7. Прохождение значения 1-й мгновенной логической переменной через коммутатор 11 л обеспечивается единичным сигналом с инверсного выхода триггера 5.; . Этот разряд находится в нулевом состоянии, так как запоминание значения логической переменной с отложенной проверкой в триггерах 4.1 - 4 гп не проводилось, а соответственно не устанавливались триггеры 5.1 - 5 лп, отмечающие факт готовности данного логического условия для проверки. Третий такт определяется сигналом на выходе 29 генератора 8. Тактовый импульс поступает на синхровход регистра 2 адреса микрокоманд, обеспечивая занесение адреса следующей микрокоманды, установленного на выходе коммутатора 1 О. Установка адреса микрокоманды на выходе коммутатора 10 происходит следующим образом. В первом такте первого цикла реализации каждой микропрограммы в регистр 3 заносится микрокоманда, расположенная в блоке 1 по нулевому адресу. Это обеспечивается тем, что в исходном состоянии регистр 2 адреса микрокоманд находится в нулевом состоянии. Данная микрокоманда является исходной и содержит единичное значение в раз. ряде, соответствующем выходу 21 регистра 3. Единичный сигнал с данного выхода поступает на прямой управляюгций вход коммутатора 10, обеспечивая возможность передачи с группы 16 входов на его выход кода команды, являющегося адресом начала микропрограммы ее реализации. Код команды должен быть установлен на группе 16 входов к началу третьего такта исходного цикла. Сигнал с выхода 21 одновременно поступает на инверсный управляющий вход коммутатора 10, блокируя подачу на его выход адреса следующей микрокоманды с группы 22 выходов регистра 3 в течение данного цикла. Очередная и все последующие микро- команды микропрограммы содержат в разряде, соответствующем выходу 21 регистра 3, нулевое значение. Нулевой сигнал поступает на прямой управляющий вход коммутатора 10, блокируя подачу кола операции на информационные входы регистра 2. Одновременно данный сигнал поступает на управляющий вход коммутатора 10, обеспечивая возможность подачи через него адреса очередной микрокоманды на информационные входы регистра 2 с группы 22 выходов регистра 3.Четвертый такт определяется сигналом на выходе 30 генератора 8. Тактовый импульс поступает на входы элементов И 14.в 14.гп, которые используются для установки в нулевое состояние соответствующего триггера 4.1 и 5.1. Единичный сигнал с прямого выхода триггера 5.1 поступает на со1168939 5ответствующий вход элемента 14 1. Если, кроме того, на другом входе элемента 14.1 установлен единичный сигнал с выхода 25 регистра 3, т,е. в данном цикле была осуществлена проверка хранящегося в триггерах 4.1 - 4.гп значения логических условий, то под действием тактового импульса элемент И 14.1 открывается и на его выходе появляется единичный сигнал. Данный сигнал поступает на вход установки нулевого состояния триггеров 4.1 - 4.гп и 5.1 - 5 лп, сбрасывая 1-й разряд триггеров 41 и 51 в ноль. Таким образом, если во втором такте данного цикла осуществлялась проверка логического условия с отложенной проверкой, то в четвертом такте оно обнуляется.Во всех циклах реализации микропрограммы устройство функционирует аналогично, В последнем цикле реализации микропрограммы в регистр 3 заносится микро- команда, содержащая нулевое значение адреса следующей микрокоманды и единицу в разряде, соответствующем выходу 20. Единичный сйгнал с данного выхода открывает элемент И 15. Поэтому в первом такте следующего 1 вспомогательного) цикла тактовый импульс с выхода 27 генератора 8 через данный элемент поступает на вход установки нулевого состояния триггера 9 пуска, сбрасывая его в ноль. Нулевой сигнал с прямого выхода триггера 9 выключает генератор 8 и устройство переходит в исходное состояние. С приходом очередного импульса запуска на вход 17 может быть инициировано выполнение очередной микропрограммы аналогично описанному.Таким образом, предлагаемое устройство управления реализует как расщепленные так и нерасщепленные микропрограммы,При реализации расшепленных микропрограмм необходимость в запоминании логических условий отсутствует, так как логические условия формируются и используются в течение одного цикла. Схемно это реализуется так, что значение логической переменной, поступая на вход логических условий устройства через соответствующий коммутатор, непосредственно поступает на мультиплексор, определяя порядок модификации адреса следующей микрокоманды мик. ропрограммы. Однако при реализации рас. шепленных микропрограмм требуется значительно больший объем блока памяти микропрограмм,5 10 15 20 25 30 35 40 45 ЬПри реализации нерасщепленных микропрограмм существует необходимость в запоминании логических условий, которые могут формироваться в одном цикле, а использоватьсяя в другом. Для за пом ина ния данных логических условий вводится соответствующая группа триггеров 4.1 - 4 лп, а для идентификации факта запоминания логических условий и обеспечения возможности их коммутации на мультиплексор вводится группа триггеров 5.1 - 5.гп. Введение данных групп триггеров и соответствующих им логических схем не оказывает сушественного влияния на экономичность устройства, так как нерасшепленная микропрограмма требует значительно меньшего объема блока памяти микропрограмм. На фиг. 2 приведен фрагмент граф-схемы алгоритма, в которой логическое условие х 1 входит в распределение сдвигов А; (вырабатывается оператором А;), а используется после выполнения оператора А . Если в устройстве управления не предусмотрен элемент для запоминания данного логического условия, то к моменту выполнения микрокоманды А 1, которая использует условие х 1, оно будет потеряно, что может привести к нарушению порядка выполнения микрокоманд. Чтобы исключить возникновение подобных ситуаций, не усложняя устройство управления элементами для запоминания таких логических условий, осушествляют их перенос к микрокоманде выработки (расшепление) соответствующего оператора по значениям логической переменной. Тогда микропрограмма преобразуется так, как это показано на фиг, 3, где осушествлен перенос логического условия х) к оператору его выработки А 1 (осуществлено расщепление оператора. А,).Очевидно, что при реализации расщепленной микропрограммы нет необходимости в запоминании и хранении мгновенных логических условий. Однако при увеличении числа условных вершин метод расщепления микропрограмм приводит к значительному увеличению длины программы за счет появленИя дополнительного числа одинаковых микрокоманд в линейных участках соседних ветвей микропрограммы. Поэтому расщепленная микропрограмма требует по сравнению с исходной значительно большего объема блока памяти и снижает экономичность устройства.Составител Техред И. Ве Тираж 710 И Государственно делам изобретени осква, Ж - 35, Р Патент, г. УжовКорректор Л. БескидПодписноеета СССРкрытийна б., д. 4/5л. Проектная, 4 го ком ит й и от аушская город, у