Система передачи информации с решающей обратной связью

ИСА ИЗОБРЕТЕНИЯ ГФ АВТО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБ ЕТЕНИЙ И ОТНРЫТИЙ МУ СВИДЕТЕЛЬСТ(71) Пермский политехнический институт и Ленинградский электро технический институт им. В.И.Ульянова (Ленина)(54)(57) 1. СИСТЕМА ПЕРЕДАЧИ ИНфОРМАЦИИ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ, со. держащая на передающей стороне последовательно соединенные первый накопитель и первый кодер, а также последовательно соединенные блок дешифрации и блок управления, первый и второй выходы которого подключены куправляющим входам первого наколителя и первого кодера, причем входблока дешифрации соединен с вьиодомобратного канала, а выход блокауправления является информационнымвыходом системы, на приемной сторо-.не - последовательно соединенные решающий блок, блок управления и блок4 ормирования сигналов обратной связи, выход которого соединен с входом обратного канала, а также первыйдекодер, вход которого обьединев свходами решающего блока и подкавчвнк выходу прямого канала, и накопи-.тель, к управляющему входу которого подключен второй выход блокауправления, третий выход которого подключен к управляющему входу первого декодера, отличающаяся тем, что, с целью увеличения скорости передачи информации, введены на передающей стороне последовательно соединенные коммутатор второй накопитель, второй кодер и сумматор по модулю два, к второму входу которого подключен выход первого кодера, а выход сумматора по модулю два подключен к входу прямого канала при этом третий, четвертый и пятый выходы блока управления подключены к управляющим входам второго накопителя, второго кодера и коммутатора, второй выход которого подключен к 3 входу первого накопителя, а вход коммутатора является информационным входом системы, на приемной стороне- последовательно соединенные блокпа,мяти, блок вычисления образующего смежного класса, сумматор по модулю два,второй декодери коммутатор,к второму входу которого подключен выход блока памяти, при этом выход прямого канала подключен к входу накопителя, выход которого подключен к второму входу сумматора по модулю два, а четвертый, пятый, шестой и седьмой вы,.ходы блока управления подключены к 4 ф управляющим входам блока памяти, блока вычисления образующего смежного класса второго декодера и коммутато-, ра, выход которого является. выходом системы.2, Система по п.1, о т л и ч а.ющ а я с я тем, что, с целью уменьшения вероятности переполнения накопителя приемной стороны, на приемной стороне введен логический блок, информационный вход которого соеди1167746 2 Изобретение относится к техникепередачи дискретной информации.Цель изобретения - увеличение скорости передачи информации,На фиг.1 представлена структурная 5электрическая схема системы передачиинформации с,решающей обратной связью;на фиг.2 - структурная электрическаясхема приемной стороны системы передачи информации с обратной решающей 1 Освязью с логическим блокомф на фиг.3 структурная схема алгоритма работысистемы передачи информации с решающей обратной связью.Система передачи с решающей обрат ной связью содержит на передающейстороне коммутатор 1, первый 2 ивторой 3 накопители, первый 4 и второй 5 кодеры, сумматор 6 по модулюдва, блоки дешифрации 7 и управления 208, на приемной стороне - накопитель9, решающий блок О, первый декодер11., блоки памяти 12 и вычисления обазующего смежного класса 13, сумматор 14 по модулю два, второй деко,дер 15, коммутатор 16, блоки управления 17 и формирования сигналов обратной связи 18, логический блок 19,содержащий элемент И 20, регистры.сдвига 21, 22 и 23, мажоритарныйэлемент 24, элемент ИЛИ 25. Сг,(2) Кодирование 1 информационныхсимволов с помощью кода А можно осуществить умножением вектора, состоящего из информационных символов на С. При этом процедура кодирования делится на три операции: умножение 35информационных символов.на матри 2цу Сг, умножение Е 1-1 символов на матрицу С 1.гу посимвольное суммирование комбйнаций, полученных в результате операций 1 и 2 по модулю два. нен с выходом блока памяти, а информационный ныход логического блокаподключен к входу блока вычисленияобразующего смежного класса, при этомлогический блок содержит объединенные по входу элемент И и три регистра сдвига, выходы которых подключены к входам мажоритарного элемента,выход которого подключен к первомувходу элемента ИЛИ, к второму входу Функционирование устройства основано на следующих принципах,Пусть передача ведется некоторым линейным кодом А(п,Е, д) (с длиной кодовых комбинаций п, расстоянием Й 1, количеством информационных символов Е) таким, что он получается объединением кода В(и, Е, д) которого подключен выход элементаИ, к второму входу которого и к входам сдвига регистров сдвига подключены соответствующие выходы блокауправления, причем объединенные входыэлемента И и регистров сдвига являются информационными входами логического блока, информационным выхо"дом которого является. выход элементаИЛИ. и его смежных классов. Известно, что в этом случае Е ъ 1 г и 4 4Выберем, например, код В с параметрами (16,5,8) - код Рида-Маллера первого порядка, тогда код А имеет параметры (16, 11,4), он образуется объединением смежных классов кода В, включая нулевой. Образующая матрица кода А для несистематического зада-ния кода имеет вид1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 О О О О О О О О 1 1 1 1 1 11 О О О О 1 1 1 1 О О О О 1 1 1 1 О О 1 1 О О1 О О 1 1 О О 1 1 0101010 01010101 С= О О О О О О О О О О О О 1 1 1(1)00000000001 1001 1 0000000001 0101 01 0000001 00000011 0 0 0 0 0 1 0 1 0 0 О 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 Верхние пять строк матрицы (1) представляют собой образующую матрицу кода В(и, 1 г, Йг. С можно пРедставить следующим образом:3 1167Результатом первой операции является вектор кода В(п, 1, Й 2), второй операции - вектор, представляющий собой образующий смежного класса, которому принадлежит вектор кода А. 5 Допустим, что для передачи от источника информации поступили 1 с символов. На передающей стороне оникодируются в вектор а кода А поописанному алгоритму, причем результат операции "Ь запоминается. Сформированная кодовая комбинация по каналусвязи поступает на приемную сторону,где проверяется на наличие ошибок.Если ошибки отсутствуют, то информационная часть выдается получателю,,на передающую часть посылается сигналобратной связи, обеспечивающий передачу следующих 1 символов от источника. Вектор, представляющий собойобразующий смежного класса, стирается. Если принятый вектор содержитобнаруживаемую ошибку, то принятаякомбинация запоминается и сигналобратной связи, посланный на передаю 25щую сторону, обеспечивает вьдачу длякодирования следующих Ь информационных символов от источника. Вектор,полученный в результате их кодирования в коде В, суммируется с хранимымвектором Ь - образующим смежногокласса ранее переданного вектора.Если слово, полученное после переспроса, не содержит ошибок, то понему однозначно определяется 1 с 1 -; .35символов, переданных в предыдущемвекторе а, а следовательно, и образующий смежного класса Ь. Сложиввектора а и Ь , получаем кодовыйвектор, принадлежащий коду В с расстоянием д 61. Полученный вектор.можно использовать для исправленияошибок в 1 символах с помощью кодаВ. В этом случае получателю выдаетсяОс -1 с )+1 с 2+1 с =1 с+1 с символов,45 Если после запроса получена комбинация, содержащая обнаруживаемую ошибку, то эта комбинация записывается в накопитель и описанная после довательность работы СПИ по сигналу запроса повторяется, Если правильная комбинация получена после двух пере" спросов, то получателювьдается (1 с 1-1 с 2)+31 с =1 с, +21 с символов, после55 трех переспросов - 1+312 символов и т,д. Если бы использовалось просто повторение вектора по запросу,. 746 4получателю выдавалось бы только 1символов,Если выбрать Й 26 то увеличение скорости происходит практическибез ухудшения помехоустойчивости,так как ошибки кратности до д -1,обнаруживаемые кодом А, гарантировано исправляются кодом с й2 й.Система передачи информации с решающей обратной связью работает следующим образом. По сигналу блока 8 управления Кинформационных символов поступают.от источника информации через коммутаторна накопители 2 и 3, причем,первые 1-2 символов поступают вовторой накопитель 3, а следующие 12символов - в первый накопитель 2.В кодерах 4 и 5 происходит раздельноекодирование записанных в накопите- .лях 2 и 3 символов, а в сумматоре б-Фсуммирование полученных векторов.Полученный кодовый вектор вьдаетсяв канал связи. На приемной стороне,принятая комбинация записывается внакопительф 9 и одновременно поступаетв решающий блок 10 и в первый декодер 11. В решающем блоке 10 принимается решение о наличии в принятойкомбинации ошибок. В первом декодере 11 вьщеляются 11 информационныхсимволов, которые поступают в блок12 памяти, Если ошибок не обнаружено,то блок 17 управления обеспечивает вьдачу записанных в блоке 12памяти символов через коммутатор 16получателю информации, В этом случаепо сигналу блока 17 управления блок18 формирования сигнала обратнойсвязи выдает сигнал подтвержденияв канал обратной связи. По сигналуподтверждения, поступившему на передающую сторону и дешифрированномув блоке 17 деп 1 ифрации сигналовобратной связи, блок 8 управлениявьдает от источника информации следующие Е 1 символов, обеспечивает запись их в накопители 2 и 3, кодирование и вьдачу в канал,В случае обнаружения ошибки принятая комбинация остается в накопите- ле 9, решающий блок 10 вьщает сигнал в блок 17 управления, который обеспечивает вьдачу в канал обратной связи с помощью блока 18 формирования сигналов обратной связи запрос. По принятию сигнала запроса на пере 5 116774 дающей стороне блок 8 управления, обеспечивает выдачу от источника ийформации следующие К символов в первый накопитель 2 через коммутатор 1. Бо втором накопителе 3 при 5 этом сохраняются прежние 1-Е символов. Новые символы и записанные ранее 1 г-Е символы кодируются в кодерах 4 и 5, суммируются в сумматоре 6 по модулю два и поступают в )О канал.Если и этот вектор принят с ошибкой, то он также запоминается в накопителе 9, а на передающую сторону вновь посылается запрос. По запросу 15 на передающей стороне от источника информации принимаются новые Е симг волов, которые кодируются, полученная комбинация суммируется с образующим смежного класса, полученного в 20 результате кодирования хранящихсясимволов и Выдается в канал, Ойисанная процедура повторяется до теХ пор, пока на приемной стороне решающий блок 1 О не выдаст сигнал, 25 соответствующий безошибочному приему очередного вектора. По этому сигналу блок 17 управле - ния обеспечивает выделение информа- Зо ционных сигналов последнего (безошибочиого) вектора В первом декодере 11. Выделенные 11-1 с символов поступают в блок 12 памяти и затем выдаются получателю через коммутатор 16.35По этим символам в блоке 13 вычисления образующего смежного класса происходит определение образующего смежного класса путем умножения вектора из К 1 -1 симВОлОВ на подматрицу С 1,1)е Затем все хранящийся в накопителе 9 слова последовательно суммируются с образующим смежного класса, декодируются во втором декодере 15, а исправленные информационные символы выдаются через коммутатор 16 получателю информации. При суммированиисодержащихся в накопителе 9 словс образующим смежного класса происходит перевод их в код В с расстоянием д. На второй декодер 15 поступает искаженный вектор этого кода,После исправления всех слов, содержащихся В накопителе 9, в канал обратной связи передается подтверждение,и цикл повторяется. Емкость накопителя 9. выбирается такой, чтобы его переполнение было маловероятным, Дляисключения возможного переполнениянакопителя 9 при нескольких следующих подряд запросах в систему передачи информации с решающеЙ обратнойсвязью на приемной стороне введенлогический блок 19.При этом система для передачиинформации с решающей обратной связьюработает следующим образом.При,поступлении векторов с обнаруженной ошибкой Е 1-1 информационныхсимвола записываются в разрядныерегистры 21, 22 и 23, Если после трех"передач решение о безошибочной передаче не принято, то путем мажорироВания в мажоритарном блоке 24 определяются к 1-1 г симВОлОВ и по нимобразующий смежного класса,символов через элемент ИЛИ 25 поступают получателю и на блок 13 Вычисления образующего смежного класса.Образующий смежного класса используется для декодирования хранящихсяв накопителе 9 комбинаций, Если после первого или второго переспросапришел вектор не содержащий ошибки,то информация в регистрах 21, 22 и 23стирается, а блок 12 памяти пересылает Е 1-Е символов через элементы И20 и И 31 И 25 получателю информации ина блок 13 вычисления образующегосмежного класса. Переполнение накопителя 9 при этом становится маловероятным.