Устройство для мажоритарного резервирования

(19) (11) А ОПИСАНИЕ ИЗОБРЕТЕНИЯн нвтвнннанв свВВтввытвн чеи, а втовыходов согруппы ключнения,ая трехразрядная групп инена с входами второ й и входами блока сра ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРИТИЙ(56) 1. Авторское свидетельство СССР У 892732, кл. Н 03 К 12/23, 1981.2. Авторское свидетельство СССР В 731439, кл, С 06 Р 11/00, 1977 (прототип).,(54)(57) 1. УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГО РЕЗЕРВИРОВАНИЯ, содержащее мажоритарный элемент, входы которого соединены с выходами трех резервируемых блоков, блок сравнения, выходы которого соединены с выходами отказа каналов устройства, а синхровход соединен с тактовым входом устройства,элементы И и элемент, ИЛИ, о т л и - ч а ю щ е е с я тем, что, с целью упрощения и повышения быстродействия устройства, в него введены шифратор и две группы ключей, информационные входы первой группы ключей соединены 4(51 Н 05 К 1 О/00; С 06 Р 11 18 с вйходами мажоритарного элемента, выходы - с информационными выходами устройства,а управляющий вход - с тактовым входом устройстнва и с управляющим входом второй группы ключей, выходы кгторой соединены с выходами сбоя каналов устройства,а входы - с выходами шифратора и входами блока сравнения, выходы которого попарно соединены с входами трех элементов И, выходы которых соединены через элемент ИЛИ с выходом отказа устройства.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что мажоритарный элемент и шифратор выполнены вв виде постоянного запоминающего устройства, адресные входы которого соединены с выходами резервируемых блоков, первая группа выходов.по числу разрядов резервируемого блока соединена с входами первой группы клювИзобретение относится к автомати- ке, вычислительной технике и приборостроению и может быть использовано при построении высоконадежных систем с контролем передаваемой инФормации.Известно устройство для мажори тарного выбора сигналов, содержащее компараторы, первый вход каждого из которых соединен с выходом мажоритар ного элемента, второй вход - с соответствующим информационным входом устройства, а выкад - с соответствуняцим входом индикатора, и переключающие элементы, первый и второй вход 15 каждого из которых подключены к второму входу и выкоду соответствующего компаратора, а выкоды - к входам мажоритарного элемента, а также элементы ИЛИ и блок выделения строба, вхо ды которого подключены к информационным и тактовым входам устройства, а выход " к третьим входам компараторов, выходы элементов ИЛИ подключены к третьему входу одного переключаю щего элемента, а входы - к первымвходам других переключающих элемен- . тов Ц.Недостаток данного устройства - значительная задержка Формирования З 0 сигналов сбоя по отношению к информационным выходным сигналам, что затрудняет организацию тактирования при использовании устройства в автоматизированной системе с программным З 5 анализом сбоя каналов. Кроме того, вследствие формирования специального стробирующего сигнала устройство об.ладает пониженным быстродействием.Наиболее близкий .техническим решением к изобретению является мажоритарно-резервированная система, содержащая три резервируемых блока, выкодъ которых соединены с входами мажоритарных элементов и с входами бло ков поразрядной селекции, выходы которых через первые элементы ИЛИ соединены с первыми входами блоков контроля, выходы которых соединены с тре мя выходами системы и входами вторых 50 элементов ИЛИ, выходы которых соединены с четырьмя выходами системы и входом элемента НЕ, выход которого соединен с вторыми входами блоков контроля третьи входы которых соедиевы с двуив вхсдвии системы 21.Недостатки этого устройства - его сложность, а также сложность организации тактирования блоков контроля, Формирование сигналов сбоя по принципу поразрядной селекции с использованием элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ" делает схему громоздкой при мажоритировании многоразрядных кодов.Цель изобретения - упрощение и повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство для мажоритарного резервирования, содержащее мажоритарный элемент, входы которого соединены с выходами трех резервируемых блоков, блок сравнения, выходы кото-. рого соединены с выходами отказа каналов .устройства, а синхровход соеди нен с тактовым входом устройства, элементы И и элемент ИЛИ, введены шифратор и две группы ключей, информационные входы первой группы ключей соединены с выходами мажоритарного элемента, выходы - с информационными выходами устройства, а управляющий вход - с тактовым входом устройства и с управляющим входом второй группы ключей, выходы которой соединены с выходами сбоя каналов устройства, а входы - с выходами шифратора и входами блока сравнения, выходы которого попарно соединены с входами трех элементов И, выходы которых соединены через элемент ИЛИ с выкодом отказа устройства.Кроме того, мажоритарный элемент и шифратор выполнены в виде постоянного запоминающего устройства, адресные входы которого соединены с выходами резервируемых блоков, первая группа выходов по числу разрядов резервируемого блока соединена с входами первой группы ключей, а вторая трехразрядная группа выходов соединена с входами второй группы ключей и входами блока сравнения.На фиг.1 представлена блок-схема мажоритарно-резервированного устройства; на фиг.2 - схема блока сравнения. Устройство содержит резервируемые блоки 1, выходы которых соединены с входами шифратора 2 и мажоритарного элемента 3, выходы которых соединены соответственно с информационными входами первой и второй групп ключей 4, выходы которых соединены с выходами 5 информации и 6 сигналов сбоя каналов устройства, а управляющие входы соединены с тактовым входом 7 устройства и синхровходом блока сравнения8, информационные входы которого соединены с выходами шифратора 2, а выходы соединены с выходами 9 отказовканалов и попарно соединены с входами трех двухвходовых элементов И 10,выходы которых соединены с входамиэлемента ИЛИ 11, выход которого соединен с выходом 12 отказа устройства.Блок 8 (фиг.2) состоит из первых 1 О13 и вторых 14 триггеров.Устройство работает следующим образом.При поступлении информации от резервируемых блоков 1 на выходе мажоритарного элемента 3 Формируютсясигналы мажоритированной информации,которые поступают на входы первойгруппы ключей 4, Одновременно шифра.тор 2 формирует сигналы сбоя каналов. 20функция, выполняемая шифратором 2,следующая:Х.а 1 аг 2 а 1 эч Оа 1 на 1 э чат 1 ат 202 ъч а 2 ат то 2 эччС 1 цАанэ ч а 4 ьняа нэ25М 2 ана,та,эЧаа 1 га,эЧаг,аат Чат 1 агга,эЧЛ чана наа нэ ч а на нт а э, (1) Хэ ао,та,эчао,о;ца отта, ча,аа, ч ю Уч.,чан,антаэч а ,а, о30где Й - разрядность резервируемыхблоков,а" - значение 1-го разряда 1-го1канала (1 ( 1( 3);Х 1 Х 2 ХЭ- сигналы сбоя 1-го, 2-го З 5и 3-го каналов соответственно.При поступлении тактирукнцего сигнала по входной шине 7 на выходы 5 и 6 устройства одновременно поступа ют мажоритированный входной код и сигналы сбоя каналов. Одновременно сигналы сбоя каналов фиксируются вблоке сравнения 8, причем если блок . сравнения 8 фиксирует два или более 15 раз подряд сбой одного и того же канала, то одновременно с поступлением на выходы 5 информации на выходах 9 формируются сигналы отказа соответствующего канала, а если при этом Фик сируются отказы двух (или трех) каналов, то на выходе 12 формируется сигнал отказа устройства.Пример. реализации блока сравнения 8 на микросхемах К 155 ТИ 2 представлен 55на фиг,2.Блок 8 содержит три первых триггера 13 и три вторых триггера 14. Выходы триггеров 14 являются выходами блока 8. Каждый информационный вход блока 8 соединен с информационным входом (0) соответствукюцих триггеров 13 и 14, а входы записи (С) всех триггеров 13 и 14 подключены к шине 7 тактирующих сигналов. Выход каждого триггера 13 соединен с входом сброса (К) соответствующего триггера 14,В исходном состоянии триггеры 13 и 14 сброшены. Имеющийся при этом потенциал "0" на выходах триггеров 13 блокирует по входу сброса возможность записи информации в триггеры 14. При формировании на информационном входе блока 8 сигнала сбоя он запоминается" соответствукщим триггером 13 в момент поступления синхронизирующего сигнала по шине 7. Триггер 14 при этомне изменяет своего состояния, так как в момент поступления сигнала записи на его входе сброса еще присутствует сигнал активного уровня. Если к моменту следующего импульса синхрониза- ции па том же входе блока 8 вновь присутствует сигнал сбоя, то срабатывает триггер 14, так как к этому моменту на его входе сброса уже присутствует сигнал пассивного уровня. Если же сигнал сбоя отсутствует, то запись в триггер 14 произведена не будет, так как на его информационном входе отсутствует сигнал сбоя, а триггер 13 возвращается по той же причине в исходное состояние и вновь блокирует возможность записи в триггер 14.Таким образом, на выходе блока 8 сигнал сбоя появляется только в том случае, если он сформировался два или более раз подряд в одном и том же канале.Предлагаемое устройство обладает наибольшей эффективностью при реализации мажоритарного элемента 3 и шифратора 2 на одном постоянном запоминающем устройстве (ПЗУ), имеющем общий объем памяти Зх Ит(И+3)бит. Разрядность адресной шины ПЗУ составляет 3 В, а разрядность каждой ячейки И+3, Б выходов каждого из р".зервируемых блоков 1 ( аа ана,2 аН, а 6нгая ) соединены с первыми, вторыми и третьими И разрядами адресной шины ПЗУ ( 1еН+есад +1он) ответственно.В первые М разрядов каждой ячейки памяти ПЗУ заяисан код, соответству