Устройство управления

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЗО) С 06 Р 9/22 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) 1. Авторское свидетельство СССРУ 855662, кл. С 06 Р 9/22, 19812, Экспресс-инФормация ВИНИТИ.Сер. Приборы и элементы автоматикив вычислительной технике", 1982Мф 19, с. 9-12 (прототип),(54)(57) .УСТРОЙСТВО УПРАВЛЕНИЯ,содержащее блок памяти и два регистра, причем первая и вторая группывыходов блока памяти соединенысоответственно с группами информационных входов первого и второго регистров тактовые входы которыхсоединены с тактовым входом устройства, вход сброса первого регистрасоединен с входом сброса устройства801 126953 А группа выходов первого регистра соединена с группой старших адресныхразрядов блока памяти, группа.выходов второго регистра является первой группой выходов устройства,о т л и ч а ю щ е е с я тем, что,с целью сокращения объема оборудо-"вания, устройство содержит триггер,мультиплексор и элемент НЕ, причемуправляющие входы мультиплексорасоединены с группой выходов первогорегистра, тактовьг вход устройствачерез элемент НЕ соединен с тактовым входом триггера, Э -вход которого соединен с выходом мультиплексо-.ра, инФормационные входы которого фРявляются группой кодовьж входов устройства, третья группа выходов блокапамяти являяоя второй группой вмяв- Сдов устройства, выход триггера соединен с младшим ад есным разрядомблока памяти.1 йай1126953Изобретение относится к автома-,тике и вычислительной технике и может быть использов .но в устройствахцифровой автоматики.Известно устройство микропрограммного управления, содержащее5элементы ИЛИ, группы элементов И,блоки памяти, регистры, генераторимпульсов и элемент задержки 1.Недостатком известного устройства является большой объем оборудования.Наиболее близким к предлагаемомуявляется устройство управления, содержащее полупроводниковое постоян 15ное запоминающее устройство (ППЗУ),первая и вторая группы выхоцовкоторого подключены к 3 -входам со 1ответственно первого и второго Р -регистров с динамическими. тактирую 20щими С-входами, связанными с входной шиной тактов, входные шины условий, входную шину сброса, соединеннуюс Й-входом первого 3 -регистра,выходы которого подключены к входамстарших разрядов адреса ППЗУ, авыходы второго 1) -регистра соединены с шинами синхронньгх выходныхуправляющих сигналон, причем входнаяшина тактов подключена к блокирующему потенциальному входу схемы фиксаЗОции, Р -входы которой связаны свходными шинами условий, выходы схемы фиксации подключены к входам младших разрядов адреса ППЗУ, а входнаяшина сброса - с Р-входом второго 353-регистра.Данное устройство отличается достаточно простой структурой и применимо для реализации широкого класса устрбйств цифровой автоматики 2,Недостатками данного устройстваявляются большие аппаратурные затра 1 ы, обусловленные значительным объемом ППЗУ (введение каждого входногоусловия требует удвоения объемаЯ 5ППЗУ), усложнение программирования(связанное с наращиванием ППЗУ).и невозможность реализации асинхропуправляощих сигналовпри произвольном изменении во нремени входных условий (н этом случаевыходные сигналы ППЗУ не детерменировацы). Сложцость введения достаточно большого числа входных условий иотсутствие асинхронных выходньгх управ 45ляющих сигналов значительно ограцичивают фуцкциональцые возможностилаццого устройства,2Цель изсбретения - сокращениеобъема оборудования.Поставленная цель достигаетсятем, что в устройство управления,содержащее блок памяти и два регистра, причем первая и вторая группывыходов блока памяти соединены соответственно с группами информационных входов первого и второго регистров, тактовые входы которых соединены с тактовым входом устройства,вход сброса первого регистра соединен с входом сброса устройствагруппа выходов первого регистра соединена с группой старших адресныхразрядов блока памяти, группа выходов второго регистра является первойгруппой выходов устройства, введенытриггер, мультиплексор и элемент НЕ,причем управля ощие входы мультиплексора соединены с группой выходовпервого регистра, тактовый входустройства через элемент НЕ соединен,с тактовым входом триггера, Э -входкоторого соединен с выходом мультиплексора, информационные входы которого являю.ся группой кодовых входов устройства, третья группа выходоволока памяти является второй группойньходов устройства, выход триггера.оединен с младшим адресным разрядомблока памяти,На фиг. 1 приведена структурнаясхема устройства.Устройство содержит вход 1 сброса,группы кодовых входов 2, тактовыйвход 3, мультиплексор , элемент НЕ 5,триггер 6, блок 7 памяти, регистры8 и 9. группы выходов 10 и 11.Устройство работает следующимобразом.Устройство (как цифровой автомат)имеет 2" устойчивых состояний - вершин, где и - разрядность первогоР-регистра Я, Установочный сигнал,поступающий на вход 1 сброса устанавлинает 3 -регистр 8 н начальноенулевое состояние. В дальнейшемсостояния Р:-регистра 8 изменяотсяпо тактовым сигналам, поступаощимпо шине тактов 3 на С-вход Р -регистра 8 в соответствии с агп оритмомфункционирования устройства управления.На фиг. 2 приведен пример граф-алгоритма функционирования.На графе реализовано устройствоуправления на 16 состояций - состояний-вершин от О до Г (в шестцадцатииз которых переход в иное состояние возможен только по сигналу сброса.Таким образом, предлагаемое устройство управления реализует все возможные последовательностные алгоритмические переходы, причем каждому состоянию поставлено в соотнетствие индивидуальное входное условие, поступающее с группы входов 2. Кроме того, каждая иэ вершин одновременно может быть операторной, т.е. и ней могут возбуждаться произвольные наборы синхронных и/или асинхронных . выходных управляющих сигналов, поступающих соответственно на группы выходов 10 и 11.Изменение состояний устройства и генерации выходных управляющих сигналов происходит следующим образом,По входу 3 поступаютвнешние тактовые сигналы отрицательной полярности. Сигналы кода текущего состояния с выходов регистра 8 подаются на управляющие входы мультиплексора 4, который транслирует на 3 -вход 3-триггера 6 состояние одного из входов 2, соответствующее текущему состоянию. Одновременно код текущего состояния поступает на старшие разряды адреса блока 7, а на младший разряд адреса блока 7 поступает выходной сигнал триггера 6.В паузах между тактовыми сигналами состояния Р -триггера 6, регистров 8 и 9 фиксированы, а с вы 35 ходов регистра 9 и с третьей группы выходов блока 7 на выходы О и 11 поступают соответственно синхронные (С - С) и асинхронные (ь,- с,) 40 выходные управляющие. сигналы.По переднему (отрицательному) фронту очередного тактового сигнала,поступающему через элемент НЕ 5 на С-вход триггера 6 последний фикси 3 1126953 4ричном коде), что соответствует четырехразрядному регистру 8, причемчетырнадцать состояний (от О до 3 )являются функциональными, а. два состояния (Е и Г ) - избыточными.5На граф-алгоритме внутри кружковвершин приведена нумерация состояний Юо -6 (состояния регистра 8), асоответствующие внутренние состояния, проверяемые внешними условиямиХ - Х (сигналы на шинах условий 2)в прямом или инверсном виде, отмечены стрелки переходов, Кроме того,операторные вершины, в которых возбуждаются синхронные (С, С, Сз, Си/или асинхронные ( 41, с, дат ц 4)выходные управляющие сигналы, поступающие на выходы 10 и 11, отмеченысоответствующими символами, В данномслучае рассмотрен вариант четырехсинхронных (регистр 9 - четырехразрядный) и четырех асинхронных выходных управляющих сигналов,В предлагаемом устройстве управления на нумерацию вершин графа ненакладываются никакие ограничения(нумерация вершин произвольная),за исключением нулевой вершины начального состояния 9 , в которую производится сброс по входу 1,30Из каждого текущего состояниявершины (в зависимости от состояния соответствующей выбранной входной шины условий) по тактовым сигналам производится переход в одномиз двух возможных последующих состояний, при этом возможны следующиеварианты переходов:оба последующих состояния. различны между собой и отличаются от текущего состояния (на приведенном графетекущие состояния 6/, В 2, ф,%фвФ) - вершины двух условных переходов;50 55 одно из последующих состояний повторяет текущее состояние, а второе последующее состояние отлично от него (текущие состояния % , М % ) - вершины ожидания выполнения условий перехода;оба последующих состояния идентичны между собой и отличаются между собой от текущего состояния (текущие состояния Юь , Ф %ь, фб Фд) - вершины безусловных переходов;оба последующих состояния иден" тичны текущему состоянию (текущее состояние ЮП ) - тупиковые вершины,рует код условия на входе 2, выбран ном мультиплексором 4 по коду текущего состоянияКод текущего состоя" ния регистра 8 и код нового состояния триггера 6 образуют адрес блока 7, по которому на первой и второй группах выходов блока 7 формируются соответственно коды последующих состояний регистров 8 и 9, поступающие на 3 -входы этих регистров,По заднему (положительному) фронту тактового сигнала, поступающему на С-входы регистров 8 и 9 в последних фиксируется код последующего состаяния и код синхронных выходныхсигналов, соответствующих этому состоянию. Одновременна на третьей группе выходов блока 7 формируется кодасинхронных выходных сигналов, 1 аответствующий зафиксированному состоянию регистра 8, Далее состояниесохраняется неизменным да приходаследующего тактового сигнала,Так как блок 7 имеет двоичнуюадресацию, та каждому из 2 состояний устройства соответствует 2 нарвыходных слов блока 7 (адресацияпо старшим разрядам), а альтернативный выбор нужного слова из парыопределяется состоянием триггера 6(адресация младшего разряда блока 7)Программирование блока 7 па графалгоритму является достаточна прасгым,На фиг, 3 представлена таблица Опрограммирования блока 7 по примерному граф-алгоритму функцианирования устройства управления,Здесь код адреса блока 7 представлен шестнадцатиричным адресомчетырех старших разрядов А ,. (кадтекущего состояния регистра 8) и .двоичным адрЕсам младшегс разряда 11..(код текущего условия 1на ; -иинформационном входе 2 мультипле 1 со- З;ра , зафиксированный в триггере 6).Код первой группы выходов блока 7(код последующего состояния регистра 8) представлен в шестнадцатиричном коде. Коды вгсрай и третьей групп выходов блока 7 представлены поразрядно в двоичных кодах - соответственно столбцы синхронных (С С, С С,1) и асинхронных( с, ю, ч, см, ) выходных управ 1 яю.цех сигналов.Асинхронные выходные управляющие сигналы поступают с второй группы вь-хадсв блока 7 на выходы 11 нег 1 ссредственно, поэтому кодировка столбцов й - , производится в соответствии с 1 раф-алгсри".мсм г 1 с столбцу %1 текущих состояний. Так как наборы выходных управляющих сигналов апреде ляются Фалька текущим внутренним состоянием устройства и не зависят ат внешних условий тс их значения". за 1:асятся в таблицу идентичнымитарами в две строки альтернативных значений Х. для каждого 61 .Длигельнссть просечек в асинхронныхвыходных упр 1 вляющи:.". сигналах, возпика 1 ещих на франтах тактовых сигналов, не превышает задержки блока 71 при необходимости, прссечки легкоустраняются последующим стрсбирсва:ием или интегрированием),Синхронные управляющие сигналыг 1 сс- .ют с второй группы выходовблока 7 на выходы 10 через тактируе,1 ы .: регистр 9 :. Задержкой на такт.Заказ 8693/37 Тира.к б 98 1 од и и (г о е ВП 1 ИПИ Государс гвецного комитеа СССР по делам изобрете:.ий и тгкрьггий 113035, Москва, 6-35 Рауы.кая иаб., д, А/5 Филиал ППП Патент, -,Ужгород, уи, .1 а ктна,