Цифровой фазометр

(19) 11) 351) С Э 1 В 25 08 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Авторское свидетельство СССРР 308382, кл, 6 01 В 25/00, 19702. Авторское свидетельство СССР9 706794, кл. О 01 й 25/08, 1978.(Ъ 4)57) ЦИФРОВОЙ ФАЗОМЕТР, содержащий два формирователя входных сигналов, формирователь временного интервала, выход .которого подключен к входу интегратора, а входы - к выходамформирователей входных сигналов, делитель частоты, подключенный к выходу второго формирователя входных сигналов, последовательно соединенныеосновной компаратор, первый элементсовладения и счетчик импульсов,. причем вход установки счетчика импульсовв нулевое состояние подключен к пер.вому выходу делителя частоты, а пер"вый вход основного компараторак выходу интегратора, цифроаналоговыйпреобразователь, а также блок считывания и индикации, состоящий изблока памяти, дешифратора и индикатора, о т л и ч а ю щ и й с я тем,чтб, с целью повышения точности из"мерения и расширения диапазона частот в него введены блок формирования И 1Ъ 1 эталонных уровней напряжения, состоящий иэ резистивного делителя напряжения на я выходов, включенного между корпусом и генератором тока, последовательно включенные блок из М 1 дополнительных компараторов и шифратор второй элемент совпадения, выход которого подключен к тактовому входу блока памяти, а первый вход через инвертор соединен с выходом основного комнаратора, при этом вторые входы первого и второго элемен- тов совпадения объединены и подключены к второму выходу делителя частоты, информационные входы младших и старших разрядов блока памяти е соединены соответственно с выходами шифратора и счетчика импульсов, выход счетчика подключен также к цифроаналоговому преобразователю, выход цифроаналогового преобразователя соединен с блоком формированияэталонных уровней, выходы которогб соответственно подключены ко вторым входам основного и дополнительных компараторов, а первые входы последних объединены и подключены к первому входу основного компаратора,при этом выходблока памяти через дешифратор подключен к индикатору, а входы шифратора -к выходам дополнительных компа раторовИзобретение относится к измеритель, ной технике и предназначено для изме" рения и индикации разности фаз двух синусоидальных сигналов, а также может быть использована при повторении преобразователей сдвига двух сигналов в цифровой код.Известен цифровой фазометр с расширением фазового интервала, содержащий формирователи входных сигналов, блок формирования расширенного интервала, пропорционального сдвигу фаз входных сигналов, элементы управления счетом, счетчик и цифровое стсчетное устройство 1)Недостаткам зтога устройства яв ляется низкая точность, обусловленная нелинейностью генераторов линейно изменяющегося напряжения и нестабиль" ностью момента срабатывания кампара.: тора. 20Известен также цифровой фазоме-.р, содержащий Формирователи входных сигналов, формирователь временного интервала, выход которого подключен к нходу интегратора за период, а 25 входы - к выходам формирователей входных сигналов, последовательно соединенные цифроаналоговый преобразователь, компаратор, элемент совпадения и счетчик импульсов, делитель частоты, подключенный к второму Формиронателю входных сигналон,.к Фсрмиранателю временного интервала и элементу совпадения, при этом первый выход делителя частоты соединен со входом цифроаналогового преобразователя, а выход интегратора за период - с вторым входом компаратора, Фаэомер,кроме того, содержит устройство отсчета и индикации, состоящее из блока памяти, дешифратора и ин,ци катара, причем входы установки счетчика и блока памяти в нулевое состояние объединены и подключены к второму выходу делителя частоты Г 2) .Недостатком известного устрайст за "45 являются невысокая точность измерения и малый диапазон частот исследуежх сигналов.Цель изобретения - повышение точ"ности измерения и расширение диапазо"на частот исследуемых сигналов,Поставленная цель достигаетсятем, что в цифровой фазометр,содержащий два формирователя входных сигналов, формирователь временного интервала, выход которого подключен квходу интегратора, а входы - к выходам формирователей входных сигналсн,делитель частоты, подключенный к выходу второго формирователя входных 60сигналов, последовательно соединенныеосновной компаратор, первый элементсовпадения и счетчик импульсов, причем вход установки счетчика импульсов в нулевое состояние подключен 65 к первому выходу делителя частоты, а первый вход основного кампараторак выходу интегратора, цифроаналоговый преобразователь, а также блок считывания и индикации, состоящий из блока памяти, дешифратора и индикатора, дополнительно введены блок Формирования Й эталонных уровней напряжения, состоящий иэ резистиннаго делителя напряжения на Н выходов, включенного между корпусом и генератором тока, последовательно включенные блок из Н - 1 дополнительных кампаратарав и шифратор, второй элемент совпадения, ныход которого подключен к тактовому входу блока памяти, а первый вход через инвертор соединен с ныходом осноннога компаратора, при этом вторые входы первого и второго элемен" тов совпадения объединены и подключены к второму выходу делителя частоты, информационные входы младших и старших разрядов блока памяти соединены соответственно с выхода" ми шифратора и счетчика импульсов, выход счетчика подключен также к циФроаналоговому преобразователю, выход цифроаналогового преобразователя соединен с блоком формирования эталонных уровней, выходы которого соответственно подключены к вторым входам основного и дополнительных компаратаров, а первые входы последних объединены и подключены к первому входу основного компаратора, при этом выход блока памяти через дешифратор подключен к индикатору, а входы шифратора - к выходам дополнительных компаратаров.На Фиг, 1 приведена структурнаясхема циФрового фазометра; на фиг, 2 и 3 - временные диаграммы работы устроиства.Устройство содержит два Формиронателя 1 и 2 входных сигналов, формирователь 3 временного интервала,делитель 4 частоты, цифроаналоговыйпреобразователь 5, интегратор 6, основной компаратор 7, первый элемент8 совпадения, счетчик 9 импульсов,блок 10 считывания и индикации, включающий блок 11 памяти, дешифратор 12и индикатор 13, блок 14 формирования8 эталонных уровней напряжения, состоящий например, иэ реэистивногоделителя на М ныходов, включенногомежду корпусом и генератором 15 тока,блок 16, включающий Й дополнительныхкампараторов 17, шифратор 18, интегратор 19, второй элемент 20 совпадения.Выходы Формирователей 1 и 2 соединены с входами формирователя 3"временного интервала, выход которогочерез интегратор б соегинен со входами основного и дополнительных компараторов 7 и 17 соответственно, вто= рые входы которых соединены с выходами блока 14, при этом вход блока 14 соединен с выходом цифроаналогового преобразователя 5, вход которого соединен выходом счетчика 9 и 5 входом блока 11 памяти, а второй вход последнего соединен с выходом шифратора 18, входами соединенного с выходами дополнительных компараторов 17, выходы делителя 4. частоты 10 непосредственно и через элемент 8 совпадения соединены с входами счетчика 9, выход основного компаратора 7 через инвертор 19 соединен с одним входом второго элемента 20 совпа 15 дения, другой вход которого ссединен с выходом делителя 4 частоты и вхо дом первого элемента 8 совпадения, а выход через блок 11 памяти и дешифратор 12 с входом индикатора 13, при 20 этом выход основного компаратора 7 (соединен с другим входом первого элемента 8 совпадения и входом инвертора 19.На фиг. 2 и 3 обозначено: 04,0 - напряжения на первом и втором выходах делителя 4 частоты соответственно; О 7 - выходное напряжение компаРатора 7; 08 - напряжение на выходепервого элемента совпадения 8 Оч , О 9 - напряжения выходных разрядов счетчика 9 импульсов; 1 у - выходной ток. цифроаналогового преобразователя 5; Од - выходное напряжение интегратоРа бу О,.О, - эталонные уровни напряжения, формируемые блоком 14совместно с цифроаналоговым преобразователем 5; Од О", - напряже" ние на выходах компараторов 17М08О, - напРяжения разрядов двоичного кода на выходе шифратора 40 18; О - выходное напряжение инвертора-Формирователя 19; Но - напря,жецие на выходе второго элемента совпадения 20; О,; Ощ" Ов Оффир, ррнапряжения разрядов выходно го двоичного кода блока памяти 11Цифровой фазометр работает следующим образом. Формирователи 1 и 2 преобразуют входные синусоидальные сигналы в меандр с сохранением Фазового сдвига между сигналами. В формирователе 3 происходит выделение информации о разности фаз в виде импульсов, длительность которых пропорциональна сдвигу фаэ исследуемых сигналов. В интеграторе б эти импульсы преобразуются в квазипостоянное напряжение Об (Фиг, 2 Ж) с уровнем, пропорциональным длительности импульсов и, 60 следовательно, фазовому сдвигу между входными сигналами. Блок 14 совместно с цифроаналоговым преобразователем (ЦАП) 5, который построен, например, по схеме преобразователя 65 1код - ток, формирует подвижную сетку из М эталонных уровней напряжения О,О (фиг2 ) у изменяющихся по ступенчатому пилообразному закону и смещенных относительно друг друга на величинудОпДО = - эМгде ьОц - квант ступенчатого пилообразного напряжения, формируемого с помощью цифро"аналогового преобразователя 5 и резистора блока 14смещение уровней напряженияОм( ф, О, на величину д Ои относительнано друг друга обеспечивается за счеттока генератора 15 тока, протекающегов делителе блока 14 (выходные токикомпараторов 17 незначительны ивлиянием их на укаэанные напряженияможно пренебречь).Величина кванта ступенчатогонапряжения д О ввыражении (1) определяется разрядностью счетчика 9импульсов и максимальным значениемнапряжения Обма с выхода интегратора б и равна3Ь: --- ,6 МакС1"-1где И - число разрядов счетчика 9импульсов,. равное числу старших раз.рядов выходного кода.Заданное значение кванта напряжения 6 О обеспечивается соответствующим выбором величины кванта тока,который формируется (как показанона фиг, 2 ) в цифроаналоговом преобразователе 5, и сопрЬтивления резистора блока 14.Число М в выражении (1), характе"ризуещее количество (М) дополнительно введенных в устройство компараторов 17, зависит от числа Фмладших разрядов выходного кода фазометра, определяемых в устройствеметодом считывания (т.,е. параллельно),и рассчитывается в соответствиис равенствомУчитывая, что при,ю5 происходит резкое увеличение объема оборудования устройства за счет большого количества дополнительных компарато ров 17, число (в) младших разрядов выходного кода, определяемых параллельно, целесообразно выбирать не более трех-четырех.Компараторы 7 и 17 осуществляют сравнение напряжения Од с интегратора б с сеткой эталонных уровней напряжения О 4 ,, О (фиг.2 ж). ,На интервале времени от (;О до ( пока напряжение 16 превышает И-й(наибольший в данном тексте работы счетчика 9) эталонный уровень, состояние компараторов 7 и 17 не изменяется (фиг, 2 Ь и фиг. 3 а ) и счетные импульсы О (фиг.2 б) с делителя 4 частоты через открытый элемент 8 совпадения 08 (фиг,22) поступают на счетчик 9. В соответствии с выходным кодом счетчика 9 09 (фиг. 2) изменяется выходной ток 1 (фиг. 2 е) цифроаналогового преобразователя 5 и 1 О следовательно, происходит дальнейшее ступенчатое увеличение эталон 1 М ных уровней напряжения Ц.Ф фокусируеьых в блоке 14. На выходе инвертора 19 формируется низкий 1 э уровень напряжения 0 р (Фиг, ЗЬ), в результате чего элемент 20 совпадения закрыт и в блоке 11 памяти сохраняется код (фиг, 3), соответствующий результату предыдущего из- ,Я мерения.Как только(при т, = 1 ) напряжение 6 (фиг. 2 Ж) с интегратора 6 окажет.ся меньше некоторых иэ М эталонных уровней напряжения, компаратор 7 и р 5 соответствующие компараторы 17 изменят свои состояния. На выходе компаратора 7 Формируется импульс Оу (Фиг.2 Ь), длительность которого пропорциональна напряжению с выхода интегратора б (т.е. пропорциональна разности Фаэ входных сигналов) и (коэффициенту деления делителя 4 час тоты по второму выходу, После срабатывания компаратора 7 элемент 8 совпадения закрывается, прекращается поступление счетных импульсов 08 (фиг, 22) на вход счетчика 9 и осуществляется фиксация результата измерения длительности расширенного . Фазового интервала времени с диск О ретностью (точностью) младшего разря да счетчика 9 импульсов, соответству. ющего младшему разряду группы из (о старших разрядов выходного кода По состоянию дополнительныкомепараторов 17 блока 16 0 д 1 ОЮ(фиг, За) в шифраторе 18 формируечся двоичный код 08 рр О щ Руточняющий фазовый сдвиг в йредеахмладшего разряда группы старших 1-Ъэрядов, т.е. определяется Ф младшихразрядов выходного кода. Таким об"разом, уровень выходного напряженияЦ интегратора б, пропорциональныйизмеряемому фазовому сдвигу, преобразуется в (т + л )-разрядный двоичный .код.Считывание кода , пропорционально"го фазовому сдвигу, зафиксированномув счетчике 9 (п разрядов, Фиг. 2) исформированного в шифраторе 18 (тразрядов, фиг. 35) осуществляетсяв блоке памяти 11 (фиг. 3) импульсомсчитывания ц 20 (фиг, 32), сформиро"ванным инвертором 19 и элементом 20после срабатывания компаратора 7( в момент времени 112 ).Сброс счетчика 9 импульсов в исходное (нулевое) состояние осуществляется в момент времени 1 = 1 импульсами ц 4 (Фиг. 2 д) с первого выхода делителя 4 частоты. Период следования этих импульсов определяетдлительность цикла измерения, Послеустановки счетчика 9 импульсов внулевое сосояние на выходах блока14 формирования эталонных уровнейнапряжения устанавливаются минимальные уровни напряжений и цикл, измерения повторяется. Предлагаемый цифровой измеритель позволяет выполнятьболее точное (с меньшей дискретностью) измерение Фазового сдвига применьшей частоте повторения счетныхимпульсов, что позволяет снизитьтребования к быстродействию счетчика 4 импульсов и цифроаналоговогопреобразователя 5 и, следовательно,расширить диапазон частот исследуемых сигналов,В Составитель М. Катаноовхан Техред Т,Маточка Корректор М, Шаро Редактор Л. 0033/47 Тираж 710 ВНИИПИ Государственног по делам иэобретени 113035, Москва, Жодписное лиал ППП ф Патент , г. Ужгород ул. Проектная дЗа юв 6