Цифровой нелинейный масштабирующий преобразователь

80105 953 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСИИХРЕСПУБЛИК 1 Р 6 06 Г 1 5/31 ИСАНИЕ ИЗОБРЕТЕН К АВТОРСКОМУ СВ ЕТЕЛЬСТВУ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1.Смолов В.Б., Фомичев В.С, Аналого-цифровые н цифроаналоговые нелинейные вычислительные устройства.П.,"Энергия", 1974, с. 16, рис. 5-2.2. Авторское свидетельство СССРУ 521563, кл. 6 06 Г 5/02, 1977(.Д) (5/)ЦИФРОВОЙ НЕЛИНЕ 1 ПБЙ ИАСЮТАБИРУЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ, содержащийблок управления, блок деления на два,группу элементов И, сумматор и сдвиговый регистр, выход которого соединен с первыми входами элементов Игруппы, вторые входы и выходы которыхсоединены соответственно с выходомблока деления на два и первым информационным входом сумматора, о т л ич а ю щ и й с я тем, что, с цельюрасширения. области применения путем преобразования произвольных нелинейных зависимостей , в него вве-.дены два буферных регистра, два мультиплексора и блок памяти, причемблок управления содержит два элемента И, два триггера, два счетчика, дешифратор и генератор импульсов, выход которого соединен с первым вхо дом первого элемента И, выход которого соединен с входом первого счетчика, выход переполнения которогосоединен со счетным входом второгосчетчика и первыми входами второгоэлемента И и первого триггера,второй вход и выход которого соединены соответственно с первым выхо -дом и первым входом дешифратора, второй вход которого соединен с разрядным выходом первого счетчика, выход второго элемента И соединен с первым входом второго триггера, выходкоторого соединен с вторым входом первого элемента И, вход задания шкалы блока управления соединен с установочным входом второго счетчика ивторым входом второго триггера,второй вход второго элемента И блока управления соединен с выходом знака первого буферного регистра, выходы с первого по четвертый дешифратор блока управления соединенысоответственно с входом приема кодапервого буферного регистра, входомприема кода сдвигового регистра, входом приема кода второго буферногорегистра и управляющими входами блока деления .а два и сдвигового регистра, выход первого триггера блока управления соединен с управляющими входами первого мультиплексора исумматора и входом младшего разрядаадреса блока памяти, вход старшихразрядов которого соединен с выходом второго счетчика блока управления, выход блока памяти соединен спервым информационным входом второгомультиплексора и входом блока деления на два, выход и второй информационный вход второго мультиплексора соединены соответственно с входомсдвигового регистра, вторым входомсумматора и выходом первого мультиплексора, первый и второй информаци"онные входы которого соединены соответственно с выходами первого и второго буферных регистров, установочные входы которых соединены соответ1057953 5с10 ЭО 35 40 ственно с первым и вторым входамизадания параметров шкалы преобразова"теля, выход сумматора соединен с информационными входами первого и вто 1Изобретение относится к устройст"вам для обработки цифровых данных.Известен цифровой преобразовательсодержащий элементы И и ИЛИ, сумматор, дешифраторы, шифраторы, сдвиговые регистры н триггер 1 .Недостатком известного преобразователя является сложность.Наиболее близким к предлагаемомупо технической сущности является преобразователь, содержащий суюсатор эк"вивалентов игруппу схем И, входыкоторых .соединены с выходами блокаделения на два, информационные входы.которого соединены с группой входных шин, а выходы соединены с вхо"дами суыматора эквивалентов, управляющие входы схемы И соединены свыходами двоичного регистра сдвига,информационные входы которого соединены с другой группой входных шин,ауправляюший Вход соединен.с вы-:ходом блока управления, другой выходкоторого подключен к управляющему; входу блока деления на два 2 .Известный преобразователь можетбытьиснользован только в информационно-измерительных системах, работающих с датчиками , характеристи"кн которых лннейас, В то же времяв промышленности используют значи"тельное количество типов датчиков сдинейнымн хаоактеристиказвс, напри,мер датчики .температуры, датчикидавления и др.При работе информа, ционно"измерительных систем с тахого рода датчиками необходимо выполнить функциональное преобразование,т.е. операцию линеаризации, Для реапизац 1%н лннеаризации могут быть использованы либо цифровое вычислительное устройство, лйбо специализированные аналоговые приборыЦель изобретения - расширение области применения преобразователя пу"тем преобразования произвольных нелинейных зависимостей,рого буферных регистров н управляющим входом второго мультиплексора,выход которого соединен с вторым информационным входом сумматора. 2Поставленная цель достигается тем, что в цифровой нелинейный маоштабирующнй преобразователь, содержащий блок управления, блок деленйя на два, группу элементов И, сумматор и сдвиговый регистр, выход которого соединен с первыми входамн элементов И группы, вторые входы и выхоДы которых соединены соответственно е выходом блока деления на два и первым информационным входом сумматора,дополнительно. введены два буферныхрегистра, два мультиплексора и блокпамяти, причем блок управления со 15.держит два элемента И, два триггера, два счетчика, дешифратор и генератор импульсов, выход которогосоединен с первым входом первогоэлемента И, выход которого соединен с входом первого счетчика, выход переполнения которого соединен со счетнымвходом второго счетчика и пврвымн входами второго элемента И и первого триггера, второй вход и выход которого соединены соответственно с первым входом и первым выходом дешифратора, второй вход которого соедннен с разрядным выходом первого счетчнка,выход второго элемента И соединен спервым входом второго триггера,выход которого соединен с вторым вхоДом первого элемента И, вход заданин шкалы блока управления соеди-.нен с установочным.входом второгосчетчика и вторым входом второготриггера, Второй вход второго элемента И блока управления соединенс выходом знака первого буферногорегистра, выходы с первого по четвертый дешнфрауср блока управлениясоединены соответственно с входом приема кода первого буферного регистра, входом приема кода сдвигового регистра, входом приема кода второгобуферного регистра н управляющимивходами блока деления на два и сдвиФ057 3гового регистра, выход первого триггера блока управления соединен с управляющими входами мультиплексора и сумматора и входом младшего разряда адреса блока памяти, вход старших разрядов которого соединен с выходом второго счетчика блока управления, выход блока памяти соединен с первым информационнымвходом второго мультиплексора и входом 1 О блока деления на два, выход и второй информационный вход второго мультиплексора соединены соответственно с входом сдвигового регистра, вторым входом сумматора и выходом первого мультиплексора, первый и второй информационные входы которого соединены с выходами первого и вто рого буферных регистров соответственно, установочные входы которых соединены соответственно с первым и вторым входами задания параметров шкалы преобразователя, выход сумматора соединен с информационными входами первого и втсрого буферных ре гистров и управляющим входом второго мультиплексорами, выход которого соединен с вторым входом сумматора.На фиг. 1 нредставлена блок-схема преобразователя; на фиг. 2 - блок-. схема блока управления, на фнг.3- временные диаграммы работы блока управления; на фиг.4 - пример воспроизводимой зависимости.Преобразователь содержит мультиплексорыи 2 , буферные регистры 3 и 4, сумматор 5, группа 6 эле,ментов И,. сдвиговый регистр 7, блок 8 деления на два, блок 9 управления, блок 10 памяти.Блок .управления фиг.2) содер 40 жит генератор 11 импульсов, счетчики 12 и 3, дешифратор 4, триггеры 15 и 16, элементы И 17 и 18.Работа устройства протекает в два этапа следующим образом: на вход бу 45 ферного регистра 3 поступает двоичный код, подлежашй преобразованию, в на вход буферного регистра 4- код минимального значения параметра в новой системе счисления. Нв вход блока 9 управления с входа поступает код типа характеристики источника входной информации. Этот код является кодом адреса первой из яче" ек блока 10 памяти, хранящих коды координат отрезков прямых линий, аппроксимирующих нелинейную характеристику источника входной ин 953 4формации. Он записывается в счетчик блока управления и с его выхода пос тупвет нв вход блока памяти. 04 ик из его разрядов используется в качестве сигнала, запускающего блок управления. Блок. управления вырвбатыввет повторяющиеся серии управляющих сигналов Ьиг,Э). Каждая серия содержит управлякящнй сигнал служащий для задания направленияпередачи информации мультиплексором 1 и системы счисления сумматору; управляющий сигнал дпя приема кода в буферный регистр 3; управляющий сигнал для приема кода в сдвиговый регистр 7; управляющий сигнал для приема кода в буферныйрегистр 4; управляющий сигнал для схеж деления нв два и сдвига кода в регистре 7,В начале серии мультиплексор переключается в состояние,обеспечивающее передачу информации нз буферного регистра Э, в.сумматор перево. - .дится в режим операций в двоичном ко 1;де. На вход блока памяти подаетсякод адреса первой ячейки, состоящей из нуля в младшем разряде, и.кодв,поданного на вход блока управления,в остальных разрядах. Код ив выходе блока памяти Л через блох 8 деления на два и группу элементов И 6 поступвет на вход сумматора 5. Возникшая нввыходе сумматора разность а-Л 1 принимается в буферный регистр З.По- скольку знак разности а-Л положительный, мультиплексор 2, управляемый знаковым разрядом этого кода, передается на выход,.код с выхдда блока 10 памяти, который принимается в сдвиговый регистр 7.После этого младшему разряду Кодаадреса блока памяти присваивается значение "1". Мультиплексорпереключается в положение,обеспечивающее передачу информации из буферного регистра 4, а сумматор переводится в режим операций в системе счисления, в которую осуществляется преобразование кода. На выходе блока памяти в соответствии с новым адресом возни" кает код, равный эквиваленту старшего кода А., выраженному в новой системе счисления. Далее производится на" копление эквивалентов в буферном регистре 4, К концу первой серии управляющих сигналов в буферном регистре 4 находится величина Х +Ы . Затем происходит увеличеиие кода адреса блока на единицу и серия управляиспользуется для приема кода в сдвигающий регистр 7, а первый - для приема кода в буферный регистр 3.Кроме того, сигнал с его первого выхода устанавливает триггер 16 в 5 единичное состояние. Это приводит к смене адреса на входе блока памяти, а также к смене состояния входов дешифратора. Вследствие этого возникновение сигналов на первом и вто О ром выходах дешифратора запрещается а возникновение сигналов натретьем и четвертом выходах разрешается. Последовательности повторяющихся управляющих сигналов на треть ем и четвертом выходах дешифратора по их количеству соответствуют максимальному числу разрядов в преобразуемых двоичных кодах и могут быть установлены для конкретного 20 устройства путем выбора числа разрядов и типа счетчика 12,Блок управления формирует последовательности импульсов на третьем и четвертом выходах до тех пор, пока на выходе счетчика не возникнет сигнал переноса, который устанавливает в нулевое состояние триггер 6 и увеличивает содержимое счетчика 13 на единицу. Оба эти действия изменяют код адреса блока памяти. Далее описанный цикл повторяется, за ним следующий и так до тех пор, пока в момент возникновения сигнала переноса на выходе счетчика 12 в буферном регистре 3 не возникнет отрицательное число. Знаковый разряд из этого буферного регистра открывает элемент И 8 и сигнал с его выхода устанавливает триггер 15 в ноль. При этом прохождения импульсов с генератора 11 через элемент И 17 на вход счетчика 2 запрещается и работа блока управления прекращается.051953 УПРаоЛЬОЩиЕсигали ХодадресабмюгПаЛЮЩи Счещный Ьюод счежчОке 4 ) О аж 70 ИИШ тент" лнал Сиихроциаульсйюгал, Рубак"ТриггерЯод афин гЮУдрадлеиив суннаторомо иулыпоплвк соромПрием норск Г Яб 5Зал о РЮ 5Переиос дсчетуике ЮПроем лооа ХРЮШАДележе май аказ 9465/52 Тир 6 . Подписно Ужгород, ул, Проектная, 4