Устройство для контроля считываемой информации

(21) 3424542 (22) 15.04.8 (46) 23.11.8 (72) В,Л, 51 щ и Н.Н. Новик (53) 681,3(0 (56) 1. Авто В 468241, 1970 1(" 4 1, Вюлнко,в твд СС ское свидетел кл. С 06 Г тво ГССР 1975но с упр регистра ср авнени нения со коммутат лементасра т которогодещирато рол а о ци ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ ИЗ АВТОРСКОМУ СВИДЕТЕЛЬСТ(54.) (57) УСТРО 11 СТВО ДЛЯ КОНТРОЗИ СЧИТЫВАЕМОЙ ИНФОРМАЦИИ, содержащее узел считывания с информационных дорожек, узел считывания с синхродорожки, блок дюрмирователей информационных сигналов, дюрмирователь синхроимпульсов, кнопку сброса, узел фиксации брака, первый и второй регистры, индюрмационные входи которых поразрядно соединены с выходами блока йюрмирователей информационных сигналов, входы которого поразрядно соединены с выхо дами узла считывания с ин 0 юрмационных дорожек, выход узла считывания с синхродорожки соединен с входом формирователя синхроимпульсов, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контя, оно содержит элемент НЕ, триггер, первый элемент ИЛ 11, первый элемент И, счетчик импульсов, дешифратор, второй, третий, четвертый и пятый элементы ИЛИ, генератор импульсов, схему сравнения, второй злемент И, комму,атр, причем выход генератора импульсов с:линен с гервым входом первого элемента И, второй вход которого соединен с выходом формирователя синхроимпульсон и входом элемента НЕ, третий вход первого элемента И соединен с выходом триггера, выход первого элемента И соединен со счетным входом счетчика импульсов, управляюн(ий вход которого соединен с выходом первого элемента ИЛИ и Й-входом триггера, -вход которого соединен с выходом элемента НГ, вьходы счетчика импульсов поразрядно соединены с входами дещифратора, первый, второй и третий выходы которого соединены с первыми входами второго, третьего и четвертого элементов ИЛИ соответственно, а чете вертый, пятый и шестой выходы дещи- ратора соединены соответственно с вторыми входами второго, третьего и четвертого элементов ИЛИ, выходы С второго, третьего и четвертого элементов ИЛИ соединены соответственвляющими входами первого второго регистра и схемывыход "Ррвно схемы сравдинен с управляющим входом ра и первым входом пятого ИЛИ, выход "Не равно" схения соединен с первым вхого элемента И, второй вход соединен с шестым выходом ра, выход второго элемент И соединен с т.рым входом пятог элемента ИЛИ и входом узла фиксаи брака, выходы первого регистра поразрядно соединены с первой группой инАрмационньж вхо.ч. схемы срав нения и с группой индюрмацнонных входов коммутатора, выходы второго регистра поразрядно соединены с второй группой индкрмационних входов1056200 10 20 схемы сравнения, кнойка сброса подключена к первому входу первого элемента ИЛ 11, второй вход которого соеИзобретение относится к вычислительной технике и может найти применение в вычислительных, управляюших, инАормационных и контролирующих системах для контроля информации,считываемой с перфоленты.Известно устройство для контролясчитываемой инАормации, содержащееконтактный считывающий блок, двегруппы реле, стартстопное звено,электромагнит, сигнальные лампы исхему контроля на четность (нечетность), осуществляющее модульныйконтроль считываемой инАормацни 11,Недостаток известного устройства 15состоит в низкой достоверности контроля считываемой инАормации из-завозможных перекосов перАоленты.Наиболее близким по техническойсущности к предлагаемому являетсяустройство для контроля считываемой информации, содержащее фотоэлектронный блок с узлами считывания синформационных дорожек и синхродорожек, блок формирователей информационных сигналов и синхроимпульсов, ре-.гистр и узел индикации, причем информационные входы регистра поразрядно соединены с выходами блока Аормирователей инАормационных сигналов,входы которого поразрядно соединеныс выходами узла считывания с инйормационных дорожек Я ,Недостаток известного устройствасостоит в низкой достоверности конт- З 5роля считываемой инАормации из-завозможных перекосов перАоленты привозникновении кратных ошибок. Принастройке Аотосчитывающего механизма Аотоэлектронного блока практически.невозможно настроить луч осветителя так,чтобы он проходилпо центрувсех дорожек перАоленты. Из-за дефектов перАоленты, полученных приперАорации и из-за старения перАоленты, ее отверстия относительно луча осветителя могут обладать таким динен с выходом пятого элемента ИЛИ) выходы коммутатора являются выходами устройства.Ъразбросомчто при считывании информации окажутся возможными кратныеошибки, которые принципиально не обнаруживаются контролем на четноЧть(нечеткость),Цель изобретения - повышение достоверности контроля,Йостаяленная цель достигается тем.что в устройство, содержащее узелсчитывания с инАормационных дооожек,узел считывания с синхродорожки, блокформирователей инАормационных сигналов, Аормирователь синхроимпульсов,:кнопку сброса, узел Аиксации брака,первый и второй регистры, инАормационные входы которых поразрядно соединены с выходами блока Формирователей инАормационных сигналов, входыкоторого поразрядно соединены с выходами узла считывания с информационных дорожек, выход узла считыванияс синхродорожки соединен с входомформирователя синхроимпульсов, введены элемент НЕ, триггер, первый элемент ИЛИ,первый элемент И, счетчикимпульсов, дешиАратор, второй, третий, четвертый и пятый элементы ИЛИгенератор импульсов, схема сравнения,второй элемент И, коммутатор, причем выход генератора импульсов соединен с первым входом первого элемента И, второй вход которого соединенс выходом Аормирователя синхроимпульсов и входом элемента НЕ, третий входпервого элемента И соединен с выходом триггера, выход первого элемента И соединен со счетным входом счетчика импульсов, управляющий вход которого соединен с выходом первогоэлемента ИЛИ и В-входом триггера,5-вход которого соединен с выходомэпемента НЕ, выходы счетчика импульсов поразрядно соединены с входамидешиАратора, первый, второй и третийвыходы которого соединены с первымивходами второго, третьего и четвертого элементов ИЛИ соответственно, ачетвертый, пятый и шестой выходы дешифратора соединены соответственнос вторыми входами второго, третьегои четвертого элементов ИЛИ, выходывторого, третьего и четвертого элементов ИЛИ соединены соответственно с управляющими входами первогорегистра, второго регистра и схемысравнения, выход "Равно". схемы сравнения соединен с управляющим входом 10коммутатора и первым входом пятогоэлемента ИЛИ, выход "Не равно" схемысравнения соединен с первым входомвторого элемента И, второй вход которого соединен с шестым выходом дешифратора, выход второго элементаИ соединен с вторым входом пятогоэлемента ИЛИ и входом узла фиксациибрака, выходы первого регистра поразрядно соединены с первой группойинформационных входов схемы сравненияи с группой информационных входовкоммутатора, выходы второго регистра поразрядно соединены с второйгруппой информационных входов схемы 25сравнения, кнопка сброса подключенак первому входу первого элемента ИЛИ,второй вход которого соединен с выходом пятого элемента ИЛИ, выходыкоммутатора являются выходами устрой ства.На Фиг. 1 представлена блок-схемапредлагаемого устройства; на дкг. 2 участок перфоленты с отверстиями информационных дорожек и отверстием35синхродорожки; на Аиг, 3 - временнаядиаграмма, поясняющая принцип конт, роля, заложенный в устройство,Устройство (фиг, 1) содержит узел1 считывания с информационных дорожек, узел 2 считывания с синхродорожки, блок 3 формирователей информационных сигналов, формирователь 4синхроимпульсон, кнопку 5 сброса, .узел 6 фиксации брака, первый 7 и45второй 8 регистры, элемент НР 9, триггер 10, первый элемент ИЛИ 11, первый элемент И 12, счетчик 13 импульсов, дешифратор 14, второй 15, третий 16, четвертый 17 и пятый 18 элементы ИЛИ, генератор, 19 импульсов,схему 20 сравнения, коммутатор 21 ивторой .элемент И 22. Оперативный запоминающий блок 23 не входит н состав устройства и пока эан для пояснения работы устройства.Устройство работает следующим образом,В процессе движения пердюленты сфокусиронанный световой луч, прони. кая через отверстия информационных дорожек и синхродорожки, приводит в действие соответствующие дорожкам фотоэлементы узла 1 считывания с информационных дорожек и узла 2 счи" тывания с синхродорожки, ,с выходов которых сигналы, соответствукюцие уровню логической единицы,.поступают на выходы блока 3 дюрмирователей информационных. сигналов и формирователя 4 синхроимпульсов (фиг, 2 и 3). В момент паузы (когда световой луч находится между двумя соседними отверстиями) на указанных выходах будут юмироваться сигналы, соответствующие уровню логического нуля. До момента приведения в движение перюленты с помощью кнопки 5 сброса устанавливают в нулевое состояние триггер 10 и счетчик 13 импульсов. Начальной фазой процесса считывания информации с перфоленты является пауза, При этом сигнал логического нуля, снимаемый с выхода формирователя 4 синхроимпульсов, инвертируется элементом НЕ 9и устанавливает триггер 10 в единичное состояние. С выхода триггера 1 О снимается сигнал, подготавливающий первый элемент И 12 к открытию. При этом импульсы от генератора 19 импульсов через элемент И 12 не.проходят, так как на его втором входе в момент паузы присутствует сигнал уровня логического нуля, поступающий с выхода формирователя 4 синхроимпульсов,При пересечении светового луча отверстия синхродорожки (фиг. 2) поступающий с выхода Аомирователя 4 синхроимпульсон синхроимпульс 1 уровень логической единицы) открывает первый элемент И 2 для прохождения импульсов генератора 19, длительность импульсов генератора 19 рассчитывается таким образом, чтобы их вырабатывалось не менее шести в интервале действия синхроимпульса (Лиг. 3: СД - синхроимпульс; на выходе Дв импульсы генератора 19), 11 мпульсы генератора 19 через элемент И 12 поступают на счетный вход счетчика 13 импульсовВыходной код счетчика 13 импульсон дешифруется с помощью дешифратора 4 таким образом, что после первого (четвертого) импульса генератора 19 возбуждается первый (четвертый) выход дешифратора 14, после45 второго (пятого) импульса генератора19 - второй (пятый) выход дешифратора 14, после третьего (шестого) импульса генератора 19 - третий (шестой) выход дешифратора 4,Лри возбуждении первого выходадешифратора 4 сигнал уровня логической,единицы через второй элементИЛИ. 15 и через управляющий вход первого регйстра 7 разрешает прием врегистр 7 через его информационныевходы байта информации обрабатываемойстроки перФоленты. Затем при возбуждении второго выхода,дешифратора 14сигнал уровня логической единицычерез .третий элемент ИЛИ 16 и черезуправляющий вход второго регистра 8ра решает прием в регистр 8 черезего информационные входы байта информации обрабатываемой строки пердюлен ты, Далее при возбуждении третьеговыхода дешийратора 14 сигнал уровнялогической единицы через четвертыйэлемент ИЛИ 17 и через управляннцийвход схемы 20 сравнения разрешаетсравнение байтов, зафиксированных врегистрах 7 и 8. Если байты информации равны, то на выходе "Равно"схемы 20 сравнения вырабатываетсяимпульс, который через управляющийвход коммутатора 2 1 разрешает передачу через коммутатор 2на его выход(на выход устройства) байта информации с выходов первого регистра , например, для записи в оперативный запоминающий блок 23 или в какой-нибудь другой модуль памяти. Одновременно с этим сигналом "Равно" черезпервый вход пятого элемента ИЛИ 18и второй вход первого элемента ИЛИ 11устанавливаются в ноль триггер 10и счетчик 13 импульсов. На этомодна элементарная операция контроля(контроль байта информации - строкиперфоленты) завершена,Рассмотренный выше процесс элементарной операции контроля соответ 5 О 5 20 25 30 35 40 стнует безошибочному считыванию информации с перфоленты (т.е, на регистры 7 и 8 были записаны одинаковые коды ), Если же при считыванииинформации на регистрах 7 и 8 окажут.ся различные коды (например, иэ-эаперекоса перфоленты), тогда вместосигнала "Равно" на выходе схемы 20сравнения будет выработан сигнал "еравно", который поступит на первыйвход второго элемента И 22, закрытыйсигналом, присутствующим на его втором входе, При этом с выхода генератора 19 импульсов будут продолжать.поступать импульсы через первый элемент И 12 на счетчик 13 импульсов,а на выходе дешифратора воэбудятсяпоследовательно его четвертый, пятый и шестой выходЫ. В результатеэтого будут повторно осуществленыдействия записи байтов в первый 7 ивторой Я регистры и их сравнение насхеме 20 сравнения. При выработкесигнала "орма" аналогично вышеописанному случаю произойдет передачаправильно принятого байта на выходустройства для записи в оперативныйзапоминающий блок 23 и установка устройства в исходное состояние для обработки (контроля) очередной строкиперфоленты. Если же вторично вырабатывается сигнал "1 е равно", то врезультате его совпадения во временис возбуждением шестого выхода дешифратора 14 на выход второго элемента .И 22 пройдет сигнал нв узел 6 фиксации брака (для регистрации, отображения, останова перфоленты с цельюлокализации места дефекта на пердю -ленте или для других целей),Таким образом, предлагаемое устройство позволяет обнаруживать ошибки любой кратности н в результате чего существенно повьпчать достоверность контроля считывания ннюрмации.8 395 Фиа Ю Составитель В. К Техоед М.ТепеврыжановскийКорректор АПодписноетета СССРкрытийая наб, . 4 5 мок Козояиз дакт ака с 308/43 Тираж 706 ВНИИПИ Го ударственного коми по делам изобретений и .от 113035 Москва, ЖРаушск л Б Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4