Устройство для программного управления

ЛО 101678 СОЮЗ СОЮТСНИХСОЦИАЛИСТИЧЕСНИХ СПУБЛИК 06 Р 9 22 СРПП 4 Й ПИСАНИЕ ИЗОБРЕТЕНИЯ М АВТОРСМОМУ С 8 ЕЛЬСТВУ ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧН(54)(57) 1. УСТРОЙСТВО ДЛЯ ПРОГРАИМНОГО УПРАВЛЕНИЯ, содержащее блокуправления, блок оперативной памяти, регистр адреса команды, регистрадреса данных и регистр адреса памяти, причем выход регистра адреса па.мяти соединен с адресным входом блока оперативной памяти, выход которого через числовую магистраль соединен с информационными входами регистра адреса данных и блока управления,информационные выходы блока управления через числовую магистраль соеди.нены с информационными входами ре".гистра адреса команды, выходы регист"ров адреса команды и адреса данныхсоединены соответственно с первьэщи вторыми информационными входами регистра адреса памяти, с первого попятый выходы блока управления соединены с управляющими входами регистраадреса команды, регистра адреса дан.ных, блока оперативной памяти и первым и вторым управляющими входамирегистра адреса памяти, о т л и ч аю щ е е с я тем, что, с целью упрощения и повьаарния быстродействия устройства, введены операционный блоки шифратор, выход которого соединенс третьим информационным входом ре-гистра адреса памяти, вход шифрато.ра и третий управляющий вход регистраадреса памяти соединены с шестым выходомблока управления, информационный вход операционного блока через числовую магистраль соединен с выходами блока оперативной памяти, выход операционного. блока через чйсловую магистраль соединен с входом блока опе. ративной памяти и выходом блока управления, управляющий вход операционного блока соединен с седьмым выходом блока управления.2. Устройство по.п.1, о т л и ч аю щ е е.с я тем, что ойерацнонный блок содержит ь каналов, четыре элемента И, адвигатель и элемент НЕ, причем каждый канал состоит из регистра, четырех элементов И и элемента ИЛИ, первые входы первого и . д второго элементов И и элемента ИЛИ В каждого каналафсоединены с соответствующими выходами регистра, первый и второй информационные входы которого соединены с выходами первого элемента И и элемента .ИЛИ своего канала, второй вход второго элементаИ каждо го канала соединен с управляющим вхо; дом блока, а выход второго элемента :И каждого канала соединен с управляющим входом блока, выход второго элемента И каждого канала - с выхо,яом блока, вторые входы первого элемента И и элемента ИЛИ каждого канала соединены соответственно с выходами третьего и четвертого элементов И своего канала, первые входы которых соединены с информационным входом блока, вторые входы третьего и четвертого элементов И и вход установки в нуль регистра каждого канала соединены с управлякв 1 им входом блока, вход и выход сдвигателя соединены соответственно с выходом первого и первым входом второго элемента И, вход и выход элемента НЕ соединены соответственно с выходами третьего и первым ходом четвертого элементов И, первые входы первого и третьего элементов И соединены с1016783 управляющим входом блока, а их вторые входы соединены с информационнымвходом блока, с информационным выходом которого соединены выходы втоИзобретение относится к вычислительной технике и может использоваться в цифровых вычислительных и управляющих машинах, работающих попрограмме, хранящейся в оперативной 5памяти.Известно устройство содержащееарифметическо-логический блок, буферный регистр, блок хранения данных, блок управления, блок ввода 1 Ои вывода и блок микропрограммногоуправления, происходит обработка данных, содержащихся в блоке храненияданных, буферном регистре или жепоступающих с блока ввода и вывода.Для хранения промежуточных результатов обработки используются буферный,регистр и блок хранения данных. Выбор промежуточных результатов осуществляется отдельной командой, формируемой блоком микропрограммного 20управления 13 .Наиболее близким по техническойсущности к изобретению является устройство, содержащее блок управления, блок оперативной памяти, регистр адреса команды, регистр адресаданных и регистр адреса памяти23,В данном устройстве результат записывается в память по адресу одногоиз операндов. При необходимости сохранения операнда он пересылается врабочую ячейку по специальной команде, что удлиняет программу.Цель изобретения - упрощение устройства и повышение быстродействия. З 5Указанная цель достигаетсяза счет того, что в устройство дляпрограммного управления, содержащееблок управления, блок оперативнойпамяти, регистр адреса команды, регистр адреса данных и регистр адресапамяти, причем выход регистра адреса памяти соединен с адресным входом блока оперативной памяти, выход которого через числовую магистраль соединен с информационными входами. регистра адреса данных и блока управления, информационные выходы блока управления через числовую магистраль соединены с информационными вхо-, дами регистра адреса команды, выходы 0 регистров адреса команды и адреса данных соединены соответственно с первы-, ми и вторыми информационными входами регистра адреса памяти,с первого по пярого и четвертого элементов И, суправляющим входом блока соединенывторые входы второго и четвертогоэлементов И. 2тый выходы блока управления соединены с управляющими входами регистра адреса команды, регистра адреса данных, блока оперативной памяти и первым и вторым управляющими входами регистра адреса памяти, введены операционный блок и шифратор, выход которого соединен с третьим информационным входом регистра адреса памяти, вход шифратора и третий управляющий вход регистра адреса памяти соединены с шестым выходом блока управления, информационный вход операционного блока через числовую магистраль соединен с выходами блока оперативной памяти, выход операционного блока через числовую магистраль соединен с входом блока оперативной памяти и выходом блока управления, управляющий вход операционного блока соединен с седьмым выходом блока управления.Кроме того, операционный блок содержит и каналов, четыре элемента И, сдвигатель и элемент НЕ, причем каждый канал состоит из регистра, четырех элементов И и элемента ИЛИ, первые входы первого и второго элементов И и элемента ИЛИ каждого канала соединены с соответствующими выходами регистра, первый и второй информационные входы которого соединены с выходами первого элемента И и элемента ИЛИ своего канала, второй вход. второго элемента И каждого канала соединен с управляющим входом блока, а выход второго элемента И каждого канала соединен с управляющим входом блока, выход второго элемента И каждого канала - с выходом блока, вторые входы первого элемента И и элемента ИЛИ каждого канала соединены соответственно с выходами третьего и четвертого элементов И своего канала, первые входы которых соединены с информационным входом блока, вторые входы третьего и четвертого элементов И и вход установки в нуль регистра каждого канала соединены с управляющим входом блока, вход и выход сдвигателя соединены соответственно с выходом первого и первым входом второго элементов И, вход и выход элемента НЕ соединены соответственно с выходами третьего и первым входом четвертого элементов И, первые входы первого и третьего элементов И соединены с управляющим входом блока, а нх вторыевходы соединены с информационным входом блока, с информационным выходомкоторого соединены также выходы,второго и четвертого элементов И, суправляющим входом блока соединенывторые входы второго и четвертогоэлементов И.Таким образом, появляется возмож.ность записи результата, вырабатываемого операционным блоком в фиксированную ячейку оперативной памяти без указания в выполняемой команде адреса фиксированной ячейки.Обращение к ней осуществляется обычным способом через регистр адреса.памяти, т.е. результат, записанныйв фиксированную ячейку, может вдальнейшем использоваться любой командой основного формата.В данном устройстве сокращаютсяобъем и время выполнения программ,поскольку результат выполнениякоманды записывается в оперативнуюпамять, а операнды сохраняются безпредварительного размножения.В данном устройстве сокращаетсяобъем и время выполнения программза счет исключения команд передачирезультата из регистра в память иобратно.На фиг.1 представлена структурнаясхема устройства; на Фиг.2 - струк-.турная схема операционного блока;на фиг.3 ввозможное выполнениеструктурной схемы блока управления,построенного по принципу автоматас программируемой логикой работы,Устройство (Фиг.1) содержит операционный.блок 1, блок 2 управления,блок 3 оперативной памяти, регистр4 адреса команды, регистр. 5 адресаданных, регистр б адреса памяти, шифратор 7, информационные входы 8-10регистра б, вход - выход 11 блока 2,выходы 12-18 блока 2.Операционный блок (Фиг.2) содержит каналы 19, сдвигатель 20 и элемент НЕ 21, элементы И 22-25, причем каналы 19 состоят из регистра26, элемента ИЛИ 27, элементов И 2831.Блок 2 содержит выходы 32-33шифратора микрооперации, регистр 34адреса микрокоманды, дешифратор 35адреса микрокаманды, память 36, дешифратор 37 кода микрокоманды, шиф ратор 38 микрооперации, тактовое .устройство 39, регистр 40 переходов,элементы И 41, счетчик 42 команд.Устройство работает следующимобразом.По сигналу с выхода 13 блока 2управления адрес очередной команды,поступающий с выхода регистра 4 ад-,реса команды на вход 11 регистраб адреса памяти, записывается в этот регистр. Команда считывается из блока 3 оперативной памяти, адреса операндов записываются в регистр 5адреса данных, а код операций поступает в блок 2 управления. Блок 2управления вырабатывает сигналы,обеспечивающие поступлениеоперандовиз блока 3 оперативной памяти в операционный блок 1, где в соответствии с заданным кодом операции форми руется результат. Код операции определяет также куда должен быть поме-щен результатЕсли нет указания.,на использование Фиксированного адреса, то результат записываетсн в 15 блок 3 оперативной памяти по адресуодного из операндов, находящемуся врегистре б адреса памяти. Если результат должен быть помещен в Фикси-.рованную ячейку памяти, то блок 2управления со своего выхода 12 выдает сигнал на вход шифратора 7 итретий управляющий вход регистра 6адреса памяти. Шифратор 7 вырабатывает адрес фиксированной ячейки огеративной памяти, который поступаетна третий информационный вход 10.регистра б адреса памяти и записывается в этот регистр, Далее под действием сигналов с выходов 13 и 16блока 2 управления операционный блок1 выдает, а блок 3 оперативной.памяти записывает результат выполнениякоманды в Фиксированную ячейку, адрескоторой находится в регистре б адреса памяти. Блок 2 управления черезчисловую магистраль передает адресследующей команды в регистр 4 адреса команды. На этом заканчиваетсяцикл работы устройства.Операционный блок в зависимости 40 от управляющих сигналов, приходящихна выход 13, выполняет логическиеи арифметические операции над садерандамипоступающими в блок с числовоймагистрали. Элементы ИЛИ 27 обеспе чивают запись в регистр 26 или дизьюнкцию операндов и промежуточных результатов, элемента И 30 - конъюнкцию,И 28 - выдачу, НЕ .21 - инверсию, асдвигатель 20: - сдвиг. Результат операции из регистра 26 через числовуюмагистраль поступает на входы блока 3. Операционный блок 1 вырабатывает результат в соответствии с заданным кодом операции.Работа блока управления происходитследующим образом.:Код операции счисловой магистралипоступает на регистр 34 адреса микрокомаиды в качестве адреса первоймикрокоманды.Этот адрес дешифрируется 60 дешифратором 35 и их памяти 36 считывается микрокоманда. Код микрокоманды.дешифрируется дешифратором 37 кадамикрокоманды,шифратор.38 микроопераций вырабатывает набор управляющих 65 сигналов, поступающих на выходы блока.Адрес следующей микрокоманды с выходов памяти 36 через регистр 40 переходов и элементы И 41 поступает навход регистра 34 адреса микрокоманды. Цикл работы повторяется. Выполнение микропрограммы завершается выдачей с выхода 33 сигнала на вход счетчика команд, который вырабатывает адрес следующей команды, исчитыванием этой команды. Применение предлагаемого устройства позволяет повысить быстродействие и упростить устройство.1016783Составитель Г.Пономарева Редактор Ю.Середа Техредж,кастелевич Корректор Е.Рошко 3387/48. Тираж 706 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открнтий 113035, Москва, 3-35, Раушская наб., д.4/5лиал ППП фПатент, гужгород, ул.Проектная,4