Устройство для формирования адресов

Изобретение относится к вычислительной технике и может быть использовано при построении устройства,реализующего ортогональное преобразование, в частности преобразованиефурье, Уолша. 5Известен блок формирования адресовдля устройства, реализующего быстрое преобразование Фурье, содержащий счетчик, выход которого соединенс первым входом узла выдачи адресов, 10выход узла является выходом устройства Г 1.Недостатком известного блока является сложность построения счетчика, который требует реконфигурации на каждом5шаге преобразования, кроме того, дляпроведения цифроинверсии в безызбыточных алгоритмах требуется включение дополнительных элементов, чтоснижает коэффициент используемостиоборудования и усложняет управлениеустройством.Известно устройство для формирования адресов, содержащее счетчикадреса, счетчик шага, два коммутатора, генератор, сдвигающий регистри сумматор 23Однако такое устройство характеризуется сложностью управления.Цель изобретения - упрощение управления устройством.Поставленная цель достигается тем,тем, что устройство для формирования адресов, содержащее счетчик адреса, сумматор напод 2, счетчик шага,два коммутатора, тактовый вход уст.- 35ройства соединен с счетным входомсчетчика адреса, первый и второйразрядные выходы которого соединенысоответственно со счетным входомсчетчика шага и с информационным 40входом первого коммутатора, адресныйвход которого соединен с выходом счетчика шага, выход второго коммутатора является выходом устройства, содержит дешифратор и элемент ИЛИ, 45 причем выход младшего разряда счетчика адреса соединен с первым входом элемента ИЛИ, второй вход которого связан с выходом старшего разрядасчетчика шага и первым информационным входом второго коммутатора, выход дешифратора соединен с первым входом сумматора по посЗ 2, второй вход которого связан с вторым разрядным выходом счетчика адреса и с вторым информационным входом второго коммутатора, третий информационный вход которого соединен с выходом сумматора по вод 2 и с информацтонным входом счетчика адреса, управляющий вход которого связан с,выходом60 первого коммутатора, второй вход дешифратора соединен с выходом счетчика Очага, выход элемента ИЛИ соединен с управляющим входом дешифратора. 65 В целях упрощения управления блоком старший разряд счетчика шага использован для блокировки дешифра тора, а младший разряд счетчика адРеса - для управления адресом второго коммутатора, что делает достаточным для предлагаемого устройства наличие только тактирующих сигналов.Цифроинверсия достигается путем цифроинверсного порядка соединения счетчика адреса и второго коммутатора.На чертеже показана структурная схема устройства.Устройство содержит счетчик 1 адреса, счетчик 2 шага, дешифратор 3, сумматор 4 по гпод 2, коммутатор 5,коммутатор 6, элемент ИЛИ 7, вход 8 тактирующих сигналов, выход 9 устройстваУстройство работает следующим образом.Счетчик 1 является генератором верхних адресов, текущие значения этих адресов через вход коммутатора 5 подаются на выход 9 устройства при наличии в нулевом разряде счетчика 1 логического нуля. При единице коммутатор 5 на выход 9 коммутирует выход сумматора 4, который яв,ляется выходом генератора адресов нижнего ряда. Адреса нижнего ряда представляют собой сумму по гпод 2 текущего значения адреса верхнего ряда и унитарного кода номера шага, который снимается с выхода дешифратора 3. Номер шага представлен на счетчике 2 шага, Адреса для восьмиточечного преобразования приведены в таблице. На каждом шаге преобразования проводится переустановка счетчика 1, т.е. запись в счетчик 1 информации с выхода дешифратора 3. Причем частота запиди в счетчик 1 представляется как Е /2, где Е - частота тактовых сигналов, поступающих в счетчик 1 по входу 8,- номер шага преобразования. Переустановка счетчика 1 осуществляется коммутатором 6. На этом шаге признак дополнительного шага блокирует дешифратор 3 и коммутатор передает адрес с выхода сумматора 4 на выход 9 устройства. Поскбльку дешифратор 3 заблокирован, то сумма по ео 32 на выходе сумматора 4 явялется цифроинверсией текущего значения адреса на счетчике 1.Таким образом, для формирования адреса для устройства, реализующего ортогональное преобразование, использование дешифратора и сумматора по що 3 2, кроме операции адресов нижнего ряда, позволяет осуществить цифроинверсию. Это дополнительно повышает коэффициент используемости оборудования.Кроме того, существенно упрощается управление блоком, потому что для,Номершага,номербабочки 3 Верхи. Нижн,Верхн,Верхн. Нижн. Нижн0000 0 0000 0100 0010 0001 0011 0101 0001 0110 0100 0110 0010 0101 0011 0111 0111 1100 1010 1000 1101 1001 1001 1110 11101111 1010 1100 1101 1011 Составитель Г. ПономареваРедактор Н,Безродная.Техред Ж.Кастелевич . КорректорМ. Юароши Заказ 3387/48 Тираж 706Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и откратий 113035, Москва, Ж, Раушская наб., д.4/5филиал ППП Патент, г.ужгород, ул.Проектная,4 предлагаемого блока достаточно только наличия тактирующих сигналов. Ктому же он характеризуется слабой 0000 0001 0010 0011 0100 0101.0110 01.11 1000 1001 1010 1011 1100 1101 1110 1111 зависимостью объема оборудования:от числа преобраэуежх тОчек,