Частотно-фазовый детектор

ОП И САН И Е ИЗОБРЕТЕНИЯ Свез СрветскмкСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(6)Дополнительное к авт. сеид-ву(22) Заявлено 011081 (21) 3343165/18-21 . (И 1 М. К 3.З с присоединением заявки Йо -Н 03 К 5/22(23) Приоритет -ГосударственнмЯ комнтет СССР по делам нзобретеннЯ н открмтнЯ(088. 8) Опубликовано 07.0283. Бюллетень Йо 5 Дата опубликования описания 07.0283(54 ) ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР Изобретение относится к электрон-ной технике и предназначено для цепей с частотно-Фаэовой синхронизацией, в частности применяемых в синтезаторах частоты,Известен частотно-Фазовый детектор,содержащий схему сравнения импульсов,состоящую из двух О-триггеров, двухВЗ-триггеров, элемента И-НЕ, двухэлементов ИЛЙ-НЕ:и элемента ИЛИ,управляемые источнйк тока и элементотвода тока, фильтр с управляемойполосой пропускания и вырабатывающийсигналы коррекции а Вниз, илиВверх, пропорциональные величине 5необходимой фазовой коррекции, а управляемые источник тока или элементотвода тока выдают соответствующие гимпульсы. тока на фильтр, на выходекоторого вырабатывается напряжение 20коррекции для управления подстраива-емым генератором 1.Недостатком данйого устройства яв"ляются сбои в работе, обусловленныевозможностью одновременного присут"ствия управляющих сигналов на входахтриггеров.Известен также частотно-Фазовый,детектор,содержащий; четыре О"триггера, элемент. И, два элемента ИЛИ,источник тока, элемент отвода токаи интегратор, причем 0"входы первогои второго триггеров соединены с источвиком логической единицы, первыевходные клеммы соединены с С"входами первого и третьего О-триггеров,выход первого О-триггера соединенс входом элемента И, первого 1 элемента. ИЛИ.и О-входом третьего О-триггера, выход которого соединен с вторыевходом первого элемента ИЛИ, выходкоторого соединен с входом источни"ка тока, выход которого соединен свходом интегратора и выходом элемента отвода тока, вход которого соединен.с выходом второго элемента ИЛИ,вход которого соединен с выходомчетвертого .О-триггера, О-вход которого соединен с вторым входом эле"мента ИЛИ, вторым входом элементаИ и выходом второго О-триггера,С-вход которого соединен с вторымивходными клеммами устройства и С-входом четвертого О-триггера, а В-входсоединен с В-входом первого О-триггера и выходом элемента И Г 2 )Недостатком данного устройстваявляется малое быстродействие, обусловленное недостаточной средней ско"ростью нарастания выходного,напряже 995302ння, а следовательно, большое времянхождения в синхронизм колец ФАПЧ,особенно при больших частотных расстройках.Цель изобретения в ,увеличениебыстродействия частотно-Фазового детектора.Указанная цель достигается засчет того, что в частотно-фазовый де-тектор, содержащийпервую и вторуювходные клеммы устройства, первый ивторой Р-триггеры, С"входами подключенные к первым и вторым входнымклеммам устройства, а 0-входами -к источнику логической единицы,третий и четвертый О-триггеры, С-входами подключенные к первым и вторымвходным клеммам устройства, а Р-входами - к выходам первого.и второгоО-триггерон,элемент И-НЕ, входы которого подключены к выходам перно 1 ои второго Р-триггеров, а выход - к, 20Н -входам первого и второго Р-триггеров, первый элемент ИЛИ-НЕ, входыкоторого подключены к выходам первогои третьего 0"триггеров, второй элемент ИЛИ-НЕ, входь 1 которого подключены к выходам второго.и четвертого Ртриггеров, источник тока, подключенный к выходу первого элемента ИЛИНЕ, элемент Отвода тока, подключенныйк выходу второго элемента ИЛИ-НЕ, и 30интегратор, к входу которого подключены соединенные между собой выходы источника тока и элемента отвода тока,ак выходу-выходные клеммы устройства,дополнительно введены пятый и шестой 350-триггеры и подключенные ких выходам соответственно второй источник тока и второй элемент отвода тока,выходы которых соединены между собой иподключены к второму входу интегратора,причем С"вход пятого Р-триггера соединен с С-входом первого Р-триггера,а Р-вход - с выходом первого элемента,ИЛИ-НЕ, С-вход шестого 0-триггера соединен с С-входом второго Р-триггера,а Р-вход - с выходом второго элемента ИЛИ-НЕ.На фиг. 1 приведена структурнаяэлектрическая схема частотно-фазового детекторами на фиг. 2 - временныедиограммы,. поясняющие работу предлагаемого частотно-фазового .детектора.Частотно-фазовый детектор содержит,подключенные к первым и вторым входам1.и 2 устройства С-входами. первый ивторой 0-триггеры 3 и 4, третий ичетвертый О-триггеры 5 и б соответственно, элемент И-НЕ 7, причем к 0-входам перного и второго Р-триггеров:3 и 4 подключей источник логическойединицы, а выходы первого и второго .600-триггеров 3 и 4 подключены к 0-входам соответственно третьего и четвер",того 0-триггеров 5 и б и к входам элемента И-НЕ 7, выход которого подключен к входам первого и второго Р-триг 45 герон 3 н 4; первый и второй элементыИЛИ-НЕ 8 и 9, причем входы первогоэлемента ИЛИ-НЕ 8 подключены к ныхо"дам первого и третьего О-триггера 3и 5, а входы второго элемента ИЛИ-НЕ9"- к выходам второго и четвертогоР"триггеров 4 и 6, подключенный квыходу первого элемента ИЛИ-НЕ 8 первый .источник 10 токаь и к выходу втоого элемента ИЛИ-НЕ 9 - первый элеент 11 отвода тока, выходы которых соединены между собой, подключенный к этой точке своим первым входом интегратор 12, пятый и шестой 0-триггеры 13 и 14 и подключенные к их выходам соответственно второй источник 15 тока и второй элемент 1 б для отвода тока, выходы которых соединены между собой и подключены к второму входу интегратора 12, причем С-нходпятого Р-триггера 13 соединен с С"нходом первого Р-триггера, а Р-нход - с выходом первого элемента ИЛИ-НЕ 8, С-вход шестого 0-триггера 14 соединен с входом второго Р-триггера, а 0-вход - с выходом второго элемента ИЛИ-НЕ 9, выход интегратора 12 подключен к выходным клеммам устройства. Устройство работает следующим об"разом.Пусть сигналы, действующие на нходах устройстна, имеют одинаковую частоту но между ними имеется Фазовый сднйг, например, сигнал на первом входе 1 опережает сигнал на втором входе 2. Тогда своим передним Фронтом (Фиг. 2,Т, где стрелками обозначены передние фронты действующих на входах сигналов, - зона Фазовоь детектирование при Е = Я входнойсигнал, действующий на входе 1 устройства записывает логическую 1 на выход первого Р-триггера 3, тот же входной сигнал перезаписывает доего прихода на Р-входе третьего0-триггера 5 бывший логический Она его выход и логическую ф 11, бывшую на 0-нходе пятого Р-триггера 13-. на его выход. Пришедший, позже импульс 2 своим передним Фронтом записывает логическую 1 на выход второго 0-триггера 4, Дне логичес" кие 1 на входах элемента И-НЕ 7 дают логический О на его выходе,который устанавливается по Н-входампервый н второй Р-.триггеры 3 и 4 всостояние ОНа выходах четнертого 0-триггера 6 и шестого Р-триггера 14 изменения состояний не пройсходит. Таким образом, на выходе первого О- триггера 3 появляется импульс,длительность которогоранна фазоной разности между сигналами на входах устройства. Импульс проходит черезпервый элемент ИЛИ-НЕ 8, где меняетсвою полярность. На время своей дли-,тельности импульс включает первый20 Формула изобретения источник 10 тока, выходной ток которого меняет выходное напряжение интегратора 12, которое при работе ус-.тройства в замкнутом кольце системыФАПЧ управляет частотой подстраиваемого генератора в сторону компенсации.фазового рассогласования междувходными сигналами устройства. Аналогично работает устройство, когдасигнал по входу 2 опережает поФазе сигнал по входу 1, только импульс Фазового рассогласования вырабатывается на выходе второго 0"триггера 4, проходит через второй элементИЛИ-НЕ 9, где меняет полярность,включает первый элемент 11 отвода 15тока, который отводит ток от интегратора 12, выходное напряжение котороговследствие этого изменяется в другую сторону. На выходах пятого и шестого 0" триггера 13 и 14 в этом режиме имеют. ся логические единицы, и как второй йсточник 15 тока, так и второй элемент 16 отвода тока остаются закрытыми и не влияют на работу устройства. Если сигналы, действующие на входах устройства, имеют разные частоты, например, частота сигнала на 30 входе 1 в два или более раза превышает частоту сигнала на входе 2, устройство работает в режиме частотного детектирования (Фиг. 2,П - эона Частотное детектированиеф при 35 Е 7 гГ) . Тогда первый импульс, дейст" вующий на входе 1, записывает логическую 1 на выход первого Р-триггера 3, второй импульс перезаписывает логическую 1 с Р-входа третье го 0-триггера 5 на его выходи логический 0 ф - с выхода первого элемента ИЛИ-НЕ 8 на выход пятого 0- триггера 13, при этом включаются. первый и второй источникй 10 и 15 тока, Импульс, действующий на входе 2, записывает логическую 1 на . выход второго 0-триггера 4, тогда срабатывает элемент И-НЕ 7 . и по входам возвращает первый и второй О-триггеры 3 и 4 в состояние логического 0, Однако логическая 1 на выходе Р-триггера 5 и логй" ческий 0 на вйходе первого элемента ИЛИ-НЕ 8 и на выходе пятого Р-триггера 13 остаются. Первый и второй источники 10 и 15 тока остаются включенными и обеспечивают непрерывное изменение выходного напряжения интегратора 12, причем с любой необходимой скоростью, так 60 как второй источник 15 тока подбирается из расчета необходимой большой величины тока, обеспечивающей необ" ходимую скорость заряда конденсатораинтегратора 12, 65 Аналогично работает устройство,когда частота сигнала на входе 2 вдва или более раза превышает частоту сигнала на входе 1 (фиг, 2 5 -1 1фзона Частотное детектированиеффпри ЙЪ,Й ), только сигналы частотного рассогласования вырабатываютсяйа выходах второго 0-триггера 4,четвертого 0-триггера б,второго элемента ИЛИ-НЕ 9 и шестого Р-триггера14. Кроме того, включаются первыйи второй элементы 11 и 16 отвода тока.При соотношении частот входныхсигналов менее двух (фиг.2, 1 У - зонаЧастотно-Фазовое детектированиепри Хъ 2 й), ускоряющее действие пятого и шестого Р-триггеров 13 и 14,второго источника 15 тока и второгоэлемента 16 отвода тока в виде токаусредненного по нескольким периодамвходного сигнала плавно уменьшаетсяи при равенстве частот пропадает совсем и тем самым не ухудшает подавления побочных колебаний на выходе подстраиваемого генератора при работеустройства в замкнутом кольце системы ФАПЧ,Положительный эффект достигается за счет того, что дополнительно введенные элементы увеличивают скорость наростания выходного напряжения устройства при неравенстве частот его входных сигналов без ухудшения Фильтрующих свойств. Частотно-Фазовый детектор, содержащий первую и вторую входные клеммы устройства, первый и второй О-триг- геры, С-входами подключенные соответственно к первым и вторым входным клеммам устройства, а Р-входами - к источнику логической единицы, третий и четвертый О-триггеры,С-входами подключенные соответственно к первым и вторым входным клеммам устройства, а 0-входами - к выходам первого и второго О-триггеров, элемент И-НЕ, входы которого подключены к выходам первого и второго Р-триггеров, а выход - к В-входам первого и второго. О-триггеров, первый элемент ИЛИНЕ, входы которого подключены к выходам первого и третьего 0-триггеров, второй элемент ИЛИ-НЕ, входы которого подключены к выходам второго и четвертого О-триггеров, источник тока, подключенный к выходу первого элемента ИЛИ-НЕ, элемент отвода тока, подключенный к выходу второго элемента ИЛИ-НЕ, и интегратор, к входу которого подключены выходы источника тока и элемента для отвода тока, а к выходу - выходные клеммы устройства, отличающийся тем, 995302что,с целью увеличения быстродействия устройства,в него дополнительновведены пятый и шестой Р-триггеры иподключенные к их выходам соответственно второй источник тока и второйэлемент отвода тока, выходы которыхсоединены между собой и подключенык второму входу интегратора, причемС-вход пятого Р-триггера соединен сС"входом первого Р-триггера, а Р-вход.с выходом первого элемента ЙЛИ-НЕ 10 С-вход шестого Р-триггера соединенс С-входом второго Р-триггера, аР-вход - с выходом второго элементаИЛИ-НЕ.Источники информации,принятые во внимание при экспертиае1. Патент США В 4156855,кл. Н 03 В.9/04 19792. Патент США 9 4027262,кл, Н 03 К 5/20 1977..Юско Техред Т.Маточка Корректор А, Фер еда оное 5 ород, ул, Проектная, 4 атемт,илиал Тиразс 934ударственного комиэобретений и отква, Ж, Раушс каэ 669/44 ВНИИПИ Го по дела 11303 э Мо