Управляемый делитель частоты следования импульсов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоаетскнкСоцкалисткческикРеса убййк и 1980290(23) ПриоритетОпубликовано 07.12,82. Бюллетень М 45Дата опубликования описания 07. 12. 82 1) М, Кл. Н 03 К 23/00 Государственный комитет СССР поделам изобретений и открытий(72) Авторы . изобретения А.В. Шанин и Г.П. Митин,(71) Заявитель 54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВИзобретение относится к импульсной технике и может быть использовано в системах синхронизации цифровых устройств в качестве делителя частоты с переменным коэффициентом деления.Известен делитель частоты следования импульсов, содержащий счетчик, дешифратор, триггер и элементы И 1,Наиболее близким по технической сущности к изобретению является уп. равляемый делитель частоты следования импульсов, содержащий счетчик импульсов, выход которого соединен с выходной шиной делителя частоты, тр)ггер, выход которого соединен с первым входом элемента И, блок формиювания кода поправки, вход которойо, соединен с шинами кода деления, а выход - с информационными входами счетчика импульсов, линию задержки, вход которой подключен к выходной шине делителя частоты, а выход соединен с вторым входом элемента И и .с одним входом триггера, второй вход которого через инвертор соединен с выходной шиной делителя частоты 2.Недостатком данного делителя частоты является ограниченное быстродействие из-за наличия в схеме ли.нии задержки.Цель изобретения - повышение быстродействия,Указанная цель достигается тем,что в управляемый делитель частотыследования импульсов, содержащийтриггер, прямой выход которого соецинен с первым входом первого элемента И, блок формирования кода прправки, группа входов которого соединена с шинами кода деления, а выходы - с информационными входамисчетчика импульсов, введен второй15 элемент И, первый вход которого соединен с инверсным выходом триггера,второй вход - с вторым входом первого элемента И и входной шиной, а выход - с синхровходом счетчика импульсов и первым входом триггера, второйвход которого соединен с выходомсчетчика импульсов, тактовый входкоторого подключен к выходу первогоэлемента И. При этом блок формирования кода поправки выполнен в виде сумматора, первая группа входов которого соединена с выходАми соответствующих инверторов, входы которых являются группой входов блока формированиякода, вэв 1 дн группа входов - с шинами кода константы, а выходы являются выходами блока формирования кода поправки,На фиг. 1 представлена структурная схема предлагаемого делителя 5частоты; на фиг, 2 - блок формирования кода поправки.Управляемый делитель частоты содержит триггер 1, элементы И 2 и 3,счетчик 4 импульсов, блок 5 формирования кода поправки, входную шину б,шины 7 кода деления и выходную шину 8.Блок формирования кода поправкисодержит двоичный сумматор 9, инверторы 10 и 11,Делитель работает следующим об-разом.Предположим, триггер 1 находитсяв нулевом состоянии, импульсы счета поступают по шине б. Первый поступающий импульс проходит через открытый элемент 3 на синхровход счетчика 4. Своим передним фронтом этот им,пульс записывает в счетчик 4 код поправки, сформированный блоком 5, азадним фронтом переключает триггер 1в единичное состояние, так что вход, ные импульсы, начиная со второго,поступают через элемент 2 на тактовыйвход счетчика 4.Импульс переполнения с выхода счетчика поступает на шину 8 и своим задним фронтом переключает триггер 1 внулевое положение. Далее работа схемы происходит аналогично. 35Схема формирования кода поправкипреобразует код деления, поступающийпо шинам 7, в код поправки, равныйЫ = 2"-КД+1 = К +1+1 = Ъ+2 40и Д дгде К - код коэффициента деления;и - разрядность счетчика.Предлагаемый управляемый делитель частоты отличается повыаенным быстродействием и может применяться в системах автоматики и импульсной техники для получения любого целочисленного коэффициента деления частоты следования импульсов.формула изобретения1. Управляемый делитель частоты следования импульсов, содержащий триггер, прямой выход которого соединен с первым входом первого элемента И, блок формирования кода поправки, группа входов которого соединена с шинами кода деления, а выходы - с информационными входами счетчика импульсов, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введен второй элемент И, первый вход которого соединен с инверсным выходом триггера, второй вход - с вторым входом первого элемента И и входной шиной, а выход - с синхровходом счетчика импульсов и первым входом триггера, второй вход которого соединен с выходом счетчика импульсов, тактовый вход которого подключен к выходу первого элемента И.2. Делитель частоты по п. 1, о тл и ч а ю щ и й с я тем, что блок фор мирования кода поправки выполнен в виде сумматора, первая группа входов которого соединена с выходами соответствующих инверторов, входы которых являются группой входов блока формирования кода, вторая группа входов. к шинам кода константы, а выходы являются выходами блока формирования кода поправки.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР9 513507, кл. Н 03 К 23/00, 1974,2Авторское свидетельство СССР9 524320, кл. Н 03 К 23/00, 1975,тВО 290 Составитель О. Кружилинаедактор М. Рачкулинец Техред Л.Ач Корректор М. Иароа 381/ к 4 Филиал ППП ф Патент , г. Ужгор роектная,Тираж 959 ВНИИПИ Государственно по делам изобретени 3035, Москва, Ж, РаушПодпискомитета СССРи открытийая наб., д /5