Устройство для извлечения многозначного ответа из ассоциативного накопителя

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 70(23) Приоритет -00 00 сударственныи комите СССР о делаи изобретений и открытийОпубликовано 3010.82. Бюлле о 40 та опубликования описания 30 Ъ В1 " ф (Е"."."Ь(72) Авторы из обретен и В.М.Т С.Л.Тахаутдинова азанский ордена Трудового Красного Знаме ациационный институт им.А.Н.Туполева(71) Заявите 54) УСТ ВЙ ДЛЯ ИЗВЛЕЧЕНИ 51 МНОГОЗНАЧНОГО ОТВЕТАИЗ АССОЦИАТИВНОГО НАКОПИТЕЛИ 2 линиями опроса, истоки в нзисторов подключены к липотенциала 1 2) .5 Недостатком известного устройстваявляется огра,.ичение области егоменения вследствие отсутствия возможности коммутации ассоциативныхнакопителей фиксированной емкости сцелью создания блочной структуры ассоциативных накопителей большой емости.Цель изобретения - расширение области применения устройства за счетобеспечения возможности коммутацииассоциативных накопителей фиксированной емкости.Поставленная цель достигаетсятем, что я устройство для извлечениямногозначного ответа из ассоциативного накопителя, содержащее входные,выходные, адресные и информационныеМДП-транзисторы, причем истоки первого и второго адресных транзисторовобъединены и являются первым адрес;25 ным входом устройства, а стоки соединены с затворами первого и второговыходных транзисторов и являются одними из адресных выходо устройства,истоки третьего и четвертого адрес ных транзисторов объединены и являыходных тра нии нулевого апоминаю при-,к Изобретение относ к зщим устройствам,Известно устройство для извлечения многозначного ответа из ассоциативного накопителя, в котором слова,образующие многозначный ответ, считываются в порядке возрастания (убывания) номера ячейки ассоциативногозапоминающего устройства, определяемом цепью очередности 111.Недостатком этого устройства является низкое быстродействие.Наиболее близким техническим решением к изобретению является уст"ройство для извлечения многозначногоответа из ассоциативного накопителя,содержащее входные, выходные и дополнительные МДП-транзисторы и блок выработки признака ответа на МДП-.транзисторах, причем истоки входных транзисторов, стоки выходных транзисторов, затворы дополнительных транзисторов и входы блока выработки признака ответа соединены с соответствующими словарными линиями, затворы выходных транзисторов и стоки дополнительных транзисторов подключены ксоответствующим адресным линиям, аистоки дополнительных транзисторовсоединены с одноименными адресными ьикмухаметов , .м /ются вторым адресным входом устройсГ- ва, а стоки подключены к затворам третьего и четвертого выхоцных транзисторов и являются другими адресными выходами устройства, информационными входами которого являются затворы 5 входных транзисторов с первого по четвертый, истоки выходных транзисторов подключены к шине нулевого по. - тенциала, исток первого входного транзистора соединен со стоками пер О вого и третьего выходных транзисторов и затвором первого информационного транзистора,исток второго входного транзистора подключен к затворам второго инфор" мационного и третьего адресного транзисторов и стоку второго выходного транзистора, исток третьего входного транзистора соединен с зат:ворами первого адресного и третьего информационного транзисторов и соком четвертого выходного транзистора, исток четвертого входного транзистора подключен к затворам второго и четвертого адресных транзисторов и четвертого информационного транзистора, истоки информационных транзисторов соединены с шиной. постоянного потенциала, а стоки объединены и являются информационным выходом устройства, введены коммутирующие и переключающие транзисторы, причем сток каждого иэ коммутирующих транзисърров, с первого пс четвертый, подключен к истоку соответствующего входного транзистора, затворы коммутирующих транзисторов подключены к стоку первого и ис току второго переключающих транзисторов, истоки первого переключающего и коммутирующих транзисторов соединены с шиной нулевого потенциала, затвор первого переключающего транзис тора является первым управляющим входом устройства, а затвор и сток второго переключающего. транзистора объединены и являются вторым управляющим входом устройства. 45На фиг.1 изображеиа принципиальная схема предлагаемого устройства извлечения многоэначного ответа из ассоциативного запоминающего устройства, содержащего, например, четыре слова" ,на Фиг.2 - структурная схема устройства, содержащего, например, 16 слов, организованного на основе идентичных блоков, содержащих четыр слова.Устройство содержит первый-четвертый входные МДП-транзисторы 1.1-1.4, первый 2, второй 3, третий 4 и четвертый 5 адресные МДП-транзисторы, первый б, второй 7, третий 8 и четвертый 9 выходные МДП-транзисторы, первый 10,1, второй 10,2, третий 10.3 и четвертый 10.4 информационные МДП- транзисторы с истоками 11, первый 12,1, второй 12.2, третий 12.3 и четвертый 12.4 коммутирующие транзисторы, первый 13 и второй 14 переключающие транзисторы,На фиг,1 и 2 обозначены информационные входы 15- 18 устройства, словарные линии 19-22, адресные входы 23, 24 и выходы 25, 26 устройства, информационный выход 27 и управляющие входы 28 и 29 предлагаемого устройства 30. На фиг.2 обозначены также адресные выходы 31 и 32 устройства, реализованного на основе блоков 30(Фиг.1). В устройстве предполагается использование МДП-транзисторов с индуцированным каналом,Устройство работает следующим об" разом.Перед началом работы производятопрос ассоциативного накопителя. Сигналы иэ ячеек памяти, удовлетворящихзаданному критерию поиска и составляющих многозначный ответ, поступают назатворы входных транзисторов 1.1-1.4, Соответствующие из входных транзисторов Ъ.1-1.4 открываются и через них происходит заряд одноименных словарных линий 19-22. Словарные линии 1922 расположены в порядке возрастанияих кода адреса от "ОО" до "11" После этого транзисторы 1,1-1.4 закрываются.Далее работа устройства зависит от сигналов на входах 28 и 29, Обозначим через Р 1 значение сигнала навходе 28, через Р 2 - значение сигналана входе 29. Тогда при Р 1 Р 2 Р 2=1 на затворы коммутирующих транзисторов 12.1-12.4 поступает нулевой сигнал, запирающийих, В этом случае дальнейшая работаустройства аналогична работе прототи"па. Пусть в многозначный ответ входят первое и третье слова, т,е. после опроса памяти оказываются заряженными словарные линии 20 и 22 с кодами адреса "01" и "11", Потенциалы с этих линий 20 и 22 поступают на затворы соответствующих транзисторов 11.1- 11 .4, которые открываются и на выходе 27 устанавливается потенциал "Признак ответа = 1".Затем на вход 23 подают сигнал опроса первого разряда адреса, кото- рый через открытый транзистор 3(фиг.1) поступает на выходы 25 (адресную линию первого разряда) и на затворы выходных транзисторов б и 7. Транзистор 7 открывается и через него происходит разряд словарной линии 20 с номером "01". После этогоподают сигнал опроса второго разряда на вход 24, который через открытый транзистор 5 поступает в одноименную адресную линию 26, В итоге единичный потенциал сохранит только одна словарная линия 22, соответствующаятретьему слову, а на выходах 25 и 26будет, сформирован код ее адреса "11",Аналогично будет сформирован кодадреса следующего первого слова,входящего в многозначный ответ, еслиисключить из рассмотрения третье сло+во.При наличии на входах 28 и 29 комбинации сигналов Р 1 Р 2 = 1 на затвортранзисторов 12.1-12.4 поступает единичный отпирающий сигнал и через нихпроисходит разряд соответствующихзаряженных словарных линий 19-22.На выходе 27 устанавливается потенциал "Признак ответа - "0", а на выходах 25 и 26 - код адреса "00", которые сохранятся и при дальнейшем опросе устройства. Таким образом, наЛичиена входах 28 и 29 комбинации сигналовР 1 Р 2 = 1 блокирует работу устройства. 20Устройство извлечения многоэначного ответа иэ ассоциативного накопителя, содержащего, например, шестнадцатьслов, реализованное на основе блоков30 выполнено в виде двух ступеней. 25Первая ступень состоит из одного бло.ка 30 и обеспечивает формированиестарших разрядов адреса. Вторая ступень включает в себя четыре блока 30и формирует младшие разряды адреса.Технико-экономическое преимущество предлагаемого устройства заключается в более широкой области его применения по сравнению с прототипом засчет возможности создания устройствблочной структуры.Формула изобретенияустройство для извлечения много О значного ответа из ассоциативного на. копителя, содержащее входные, выходные, адресные и информационные ИДП- транзисторы, причем истоки первого и второго адресных транзисторов объе динены и являются первым адресным входом устройства, а стоки оаединены с затворами первого и второго выходных транзисторов и являются одними из адресных выходов устройства, ис- Я токи третьего и четвертого адресных транзисторов объединены и являются вторым адресным входом устройства, а стоки подключены к затворам третьего и четвертого выходных транзисторов и являются другими адресными выходами устройства, информационными входами которого являются затворы входныхтранзисторов с первого по четвертый,истоки выходных транзисторов подключены к шине нулевого потенциала, исток первого входного транзисторасоединен со стоками первого и третьего выходных транзисторов и затворомпервого информационного транзистора,исток второго входного транзистораподключен к затворам второГо информационного и третьего адресного транзисторов и стоку второго выходноготранзистора, исток третьего входноготранзистора соединен с затворами первого адресного и третьего информационного транзисторов и стоком четвертого выходного транзистора, истокчетвертого входного транзистора подключен к затворам второго и четвертого адресных транзисторов и четвертогоинформационного транзистора, истокиинформационных транзисторов соединены с шиной постоянного потенциала,а стоки объединены и являются информационным выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью расширения области примененияустройства за счет обеспечения воэможности коммутации ассоциативных накопителей фиксированной емкости, внего введены коммутирующие и переключающие транзисторы, причем стоккаждого из коммутирующих транзисторов, с первого по четвертый, подключен к истоку "оответствующего входного транзистора, затворы коммутирующихтранзисторов подключены к стоку первого и истоку второго переключающихтранзисторов, истоки первого переклю.чающего и коммутирующих транзисторовсоединены с шиной нулевого потенциала, затвор первого переключающеготранзистора является первым управляю"щим входом устройства, а затвор исток второго переключающего транзистора объединены и являются вторымуправляющим входом устройства.Источники информации,принятые во внимание при экспертизе1. Крайзмер Л.П. Ассоциативныезапоминающие устройства. Л., "Энергия", 1967, с.б 7-68,2. Авторское свидетельство СССР9 497636, кл. 6 11 С 15/00, 1975дак ПодписнССР Заказ 83 д.4/ Филиал ППП "Патент", г.ужгород, ул,Проек/65 Тираж б 22 НИИ 1 Ш Государственного ком по делам изобретений и от 13035, Москва, Ж, Раушс тета рыти ая н