Устройство для сопряжения

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДИЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик ри 962904(22) Заявлено 1512 ВО (21) 3255584/18-24 511 М Кл з С 06 Г 3/04 с присоединением заявки М -Государственный комитет СССР по делам изобретений и открытий(72) Авторы изобретения ов Р "т) " "% ч я Е.В. Самсонов, Ю.И. Зыков и А.Г. Сыс П. тппт тс(54) УСТРОЙС О ДЛЯ СОПРЯЖЕНИЯ устройстости обра Изобретение относится к вычислительной технике и может быть использовано в вычислительнЫх системах для сопряжения, например, периферийного устройства, осуществляющего последовательную выдачу данных, с оперативной памятью.Известны устройства для сопряжения, содержащие блок коммутации, преобразователь кода, блок буферной. памяти, узел формирования, два триггера, регистры управления и группу . элементов И (1).Недостаток этих в состоит в низкой достоверн ботки информации. Наиболее близким по технической сущности к предлагаемому является устройство для управления передачей данных, содержащее коммутатор информационного массива, регистр-счетчик начального адреса, регистры конечно-, го адреса и информации, схему сравнения адресов, блок управления и коммутатор адресов памяти. Для ввода информации в память в этом устройстве используются два.первых слова массива, в первом - начальный адрес п:-мяти, во втором - количество слои 3 Недостаток этого устройстванизкая достоверность обработки из-заотсутствия контроля адресных слов имассива передаваемой информации.Цель изобретения - повыаение дос"товерности обработки массивов информации.Поставленная цель достигается 1 О тем, что в устройство, содержащеекоммутатор входной информации, первый и второй входы которого подключены соответственно к информационно"му входу устройства и к первому выходу блока управления, а первый,второй и третий выходы - соответственно к первью входам счетчикаадреса, регистра конечного адреса.н регистра информации, второй и 2 О.третий входы счетчика адреса соединены соответственно с первьм и вторьи выходами. блока управления, апервый и второй выходы соответственно спервыки входами коммутатбраадресов памяти и схемы сравненияадресов, второй вход и первый выходрегистра конечного адреса соединены соответственно с первыч выходомблока управления и вторьм входомсхемы сравнения адресов, второйвход. первый выход регистра ияформа 962904ции соединены соответственно с первым выходом блока управления и инФормационньм выходом устройства, второй вход и первый выход коммутатора адресов памяти соединены соответственно с третьим выходом блока 5 управления и адресным выходом устройства, первый и второй входы блока управления соединены соответственно со входом команд устройства и выходом схемы сравнения, введены 10 формирователь управляющих слов, схема сравнения информации и сумматор, причем первый - четвертый входы сумматора соединены соответственно с первым выходом блока управления, с третьим выходом счетчика адреса, с вторыми выходами регистра конечного адреса и регистра информации, а выход - с первым входом схемы сравнения информации, второй вход которой соединен с третьим выходом регистра информации, а выход - с третьим входом блока управления,первый выход которого соединен с входом . Формирователя управляющих слов, два выхода которого подключены соответственно к выходу передачи управляющих слов и выходу прерывания устройства.Кроме того, формирователь управляющих слов содержит входной дешифратор, генератор импульсов, счетчик тактов, дешифратор числа тактов, регистр сдвига и дешифратор команды прерывания, причем вход входного дешифратора является входом формиро вателя, а выходы подключены соответствечно к первым входам генератора импульсов, счетчика тактов и регистра сдвига, первый выход которого соединен с первым выходом Фор мирователя, второй выход через дешифратор команды прерывания с вторым выходом формирователя, а второй вход - с выходом генератора импульсов и вторым входом счетчика тактов, 45 выход которого через дежфратор числа тактов подключен к второму входу генератора импульсов.На фиг,1 представлена блок-схема устройства; на Фиг,2 и 3 - Функциональные схемы блока управления и формирователя управляющих слов.Устройствосодержит (фиг.1) коммутатор 1 входной информации, счетчик 2 адреса, коммутатор 3 адресов памяти, регистр 4 информации, схему 5 сравнения адресов, схему б сравнения информации, регистр 7 конечного адреса, сумматор 8, блок 9 управления, формирователь 10 управляющих слов, шины 11 входной последовательной 60 информации информационного входа устройства, шины 12 вхбда команд устройства, шины 13 выхода передачи управляющих слов устройства, шины 14 информационного выхода устройст ва, шины 15 адресного выхода устройства и шины 16 выхода прерыванияустройства.Блок 9 управления (фиг,2) содержитэлемент НЕ 17, элементы И 18 и 19,генератор 20 меток, счетчик 21 меток и дешифратор 22, входы 23, 24 ивыходы 25-27 блока,Формирователь 10 управляющихслов содержит (фиг.3) дешифратор 28команды прерывания, генератор 29импульсов, входной дешифратор 30,счетчик 31 тактов, дешифратор 32числа тактов и регистр 33 сдвига.устройство работает следующимобразом.Информационный массив, псступающий по шинам 11, состоит иэ паспорта,(первые три слова), тела массива иконтрольной суммы паспорта и теламассива (последнее слово). Паспортпо порядку следования состоит изследующих слов - начальный адреспамяти, конечный адрес памяти и контрольная сумма первых двух слов.При поступлении команды начатьввод по шинам 12 блок 9 с первоговыхода выцает сигналы установки висходное коммутатора 1, счетчика 2,регистров 4 и 7 и сумматора 8, атакже вывод команды запросф пошинам 13. Первое слово, поступающеепо шинам 11, заносится в счетчик 2,после чего складывается с содержнмьмсумматора 8. Второе слово поступаетв регистр 7, после чего складываетсяс содержимым сумматора 8, Третьеслово поступает в регистр 4 информации. Блок 9 читает состояние схемыб сравнения. Приположительном результате контроля паспорта блок 9через формирователь 10 по шинам 13выводит команду готовность , приотрицательном - в процессор по шинам 16 передается сигнал прерывания,а по шинам 13 - код отрицательныйрезультат контроля.После вывода команды готовность организуется следующий циклработы. Очередное слово поступает на регистр 4, складывается с содержимым сумматора 8, Блок 9, опрашивая схему 6 сравнения, модифицирует счет- чик 2 и организует передачу в память содержимого регистра 4 по шинам 14 по адресам коммутатора 3; блок 9 опрашивает схему 5 сравнения, причем, если содержимое счетчика 2 не сравнилось с содержимым регистра 7, то блок 9 через формирователь 10 производит по шинам 13 вывод команды готовностьна очередное слово.Если содержимое счетчика 2 сравнилось с содержимым регистра 7; то блок 9 через формирователь 10 производит вывод команды готовность,подготавливает блокировку приема информации сумматором 8 от 1 егистра 4После приема очередного слова блок 9 опрашивает схему 6 сравнения, Если содержимое регистра 6 и сумматора 8 сравнилось, то через формирователь 10 в процессор по шинам 16 передается сигнал прерывания, а по шинам 13 - код конец ввода 1. Если содержимое регистра 4 и сумматора 8 не сравнилось, то через формирователь 10 в процессор по шинам 16передается сигнал прерывания, а по шинам 13 - код отрицательный результат контроля.Таким образом, устройство позволяет обеспечить защиту принимаемого массива и повысить достоверность обработки и ввода массивов информацииФормула изобретения1. Устройство для сопряжения, содержащее коммутатор входной. информации, первый и второй входы которого подключены соответственно к информационному входу устройства и к первому выходу блока управления, а первый, второй и третий выходы - соответственно к первым входам счетчика адреса, регистра конечного адреса и регистра информации, второй и третий входы счетчика адреса соединень; соответственно с первым и вторнм в"хо, ами блока управления, а первый и второй выходы - соответственно с парными входами коммутатора адресов памяти и схемы сравнения адресов, второй вход и первый выход регистра конечного адреса соединены соответственно с первым выходом блоупраэления и вторым входом схемы сравнения адресов, второй вход и первый выход регистра информации соединены соответственно с первым выходом блока управления и информационным выходом устройства, второй вход и выход коммутатора адресов памяти соединены соответственно с третьим выходом блока управления и адресньм выходом устройства, первый ,и второй входы блока управления соединены соответственно с входом команд устройства и выходом схемысравнения, о т л и ч а ю щ е е с ятем, что, с целью повышения достоверности обработки массивов информации, в устройство введены Формирователь управляющих слов, схемасравнения информации и сумматор,причем первый - четвертый входы сумма"тора соединены соответственно с первыч выходом блока управления, с 1 О третьим выходом счетчика адреса,с вторыми выходами регистра конечного адреса и регистра информации,а выход - с первым входом схемы сравнения информации, второй вход кото рой соединен с третьим выходом регистра информации, и выход - с треть. им входом блока управления, первыйвыход которого соединен с входомформирователя управляющих слов,два выхода которого подключены соответственно к выходу передачи управляющих слов и выходу прерыванияустройства.2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что формирователь управляющих слов содержитвходной дешифратор, генератор импульсов, счетчик тактов, дешифратор числа тактов, регистр сдвига и дешифратор команды прерывания, причем входвходного дешифратора является входомформирователя, а выходы подключенысоответственно к первым входам генератора импульсов, счетчика тактови регистра сдвига, первый выход которого соединен с первым выходомформирователя, второй выход через.дешифратор команды прерывания - свторьм выходом формирователя, а второй вход - с выходом генератора им пульсов и вторьм входом счетчикатактов, выход которого через дешифратор числа тактов подключен к вто"рому входу генератора импульсовИсточники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 516031, кл. С 06 Р 3/00, 1973.2. Патент США Р 4133030,кл. 364-200, опублик. 1978 (прототип), 962904962904 иг 8 Составитель В, Верактор И. Ковальчук Техред М.Коштура ектор иценко Поднисное 12/67В Тираж 731ИПИ Государственного комитета ССпс делам иэобретений и открытийМосква, Ж, Раушская наб., д к 13г Пате род, ул. Проектная, 4 ал