Устройство приема-передачи дискретной информации с решающей обратной связью

Союз Советсинк Социаяистнчесиик Республ РСКОМУ СВИ ИЛЬСТВУет делам изобретений бликовано 23. 05. 82. Бюллетень РФ 19 К 621,394.14(088.8) н открытий я описания 23.05.82 ат икова(71) Заявитель занскии радиотехницескии инстит ИЕМА-ПЕРЕДАЧИ ДИСКРЕТНОЙ РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ СТРОЙСТВО ИНФОРМАЦИ при пос Изобретение относится к радиотехнике и может йспользоватьсятроении аппаратуры передачи данных,Известно устройство приема-передаци дискретной информации с решающей обратной связью, содержащее на передающей стороне последовательно соединенные буферный накопитель, стартстопный распределитель, блок регистров, синхронный распределитель, элемент ИЛИ и кодер, последовательно соединенные приемник сигналов обратной связи и блок управления, выходы которого подключены к соответствующим входам буферного накопителя, стартстопного распределителя и синхронного распределителя, . а также и -разрядный накопитель,первый вход которого объединен со входом кодера, на приемной сторойе - объединенные по первому входу к-разрядный накопитель и блок обнаружения ощибок, выходы которого подклюце ны к соответствующим входам первого элемента И, второй выход блока обнаружения ошибок подключен ко входупередатчика сигналов обратной связи,а третий выход блока обнаруженияошибок подключен ко входу буферногонакопителя через последовательно соединенные блок управления, второй элемент И и элемент ИЛИ, причем второйвыход блока управления подключен 10к первому входу синхронного распределителя, а также .и накопителей 1,11,Однако пропускная способностьэтого устройства невелика.Цель изобретения - увеличениепропускной способности устройства.Поставленная цель достигается тем,что в известном устройстве на передающей стороне выход и-разрядногонакопителя подключен к другому входу элемента ИЛИ, а ко второму итретьему входам и-разрядного накопителя подключены соответствующие вы"ходы блока управления, а на прием"ной стороне введены и -1 элементов3 93071ИЛИ и и дополнительных элементов И, при этом выход первого дополнительного элемента И подключен к информа"1. ционному входу первого из и накопителей, а выходы (11-1) 1 дополнительных элементов И подключены к первым входам соответствующих (й) элементов ИЛИ, вторые входы которых объединены с соответствующими входами синхронного распределителя,и подключены к выходам соответствующих накопителей, другие выходы которых подключены к соответствующим входам синхронного распределителя,. при этом управляющие входы и накопителей объедине; ны и подключены к третьему выходу блока управления, другие выходы котоого подключены к первым аходам и дополнительныхэлементов И, вторые входы которых объединены, второй вход первого дополнительного элемента И подсоединен, к выходу первого элемента Й, а второй вход и дополнительного элемента И подключен ко второму входу второго элемента И, ко второму.и третьему входам элемента1ИЛИ подключены выход синхронного распределителя и выход и-го накопителя соответственно.На чертеже дана. структурная электрическая схема предлагаемого устройства приема-передачи дискретной ин- формации с решающей обратной связью,Устройство содержит на передающей стороне 1 кодер 2, и-разрядный накопитель 3 р приемник 4 сигналов обратной связи, блок 5 управления, элементИЛИ 6, синхронный распределитель 7, блок 8 регистров, стартстопный распределитель 9 и буферный накопитель 10, а на поиемнои стороне .11 - к-разиао рядный накопитель 12, блок 13 обнаружения ошибок, передатчик 14 сигналов обратной овяви, блок;15 упревле.ния, первый 16 и второй 11 елененти Ии дополнительных элементов И 18-20 элемент ИЛИ 21, дополнительные элементы ИЛИ 22 и 23, и накопителей 24-26, синхронный распределитель 27, буферный накопитель 28, причем передающая и приемная стороны 1 и 11 свя- В заны каналами 29 и 30 прямой и обратной связи.Устройство работает следующим образом.Передача начинается с заполнения регистров блока 8 к-элементными ком- бинациями через буферный накопитель .1 О и стартстопный распределитель 9,осуществляющий распределение комбинаций по регистрам блока 8.После заполнения. регистров блока 8 начинается последовательная передача к-элементных. коМбинаций через синхронйый распределитель 7, начиная .с комбинации, имеющей первый условный номер, затем передается комбинация, имеющая второй условный номерКаждая комбинация с выхода синхронного распределителя 7 через элемент ИЛИ 6 записывается в 1-й регистр и-разрядного накопителя 3 и одновременно кодируется в кодере 2, после чего через канал 29 информационные элементы записываются в к-разрядный накопитель 12, Одновременно все 1 п элементов комбинаций поступают в блок 13, где по каждой комбинации принимается одно из двух решений: выдача информационной части комбинации через первый элемент И 16 или в приемник сообщений, (на чертеже не показан) или в. накопители 24-26 или ее стирание. При этом передатчик 14 посылает сигнал "Подтверждение" или "Запрос". В первом случае осуществляется передача очередной комбинации, во втором - повторение. этой же комбинации из и-разрядного накопителя 3.При передаче 1-й комбинации она записывается блоком 5 в первый регистр п-разрядного накопителя 3, при передаче второй, первая управляющим сигналом переписывается во второй регистр, а в первый записывается вторая комбинация и т,д.Таким образом, при передаче комбинаций будет .иметь место поочередная запись каждой из них в первый регистр с последующим переписыванием из.регистра в регистр управляющим сигналом с блока 5.Сигналы о результатах приема каж дой кодовой комбинации поступают в приемник 4, причем сигнал о результатахприема первой комбинации поступает через время, равное передаче й комбинаций. К этому моменту первая комбинация в и -разрядном накопителе 3 будет переписана блоком 5 в и-й регистр. В случае правильного приема первой. комбинации по сигналу ".Подтверждение" блок 5 стирает информацию в этом регистре,.что свидетельСтвует о безошибочном приеме первой комбинации, и осуществляет пера20 Формула изобретения 5 93071дачу следующей комбинации из буферного накопителя 10;Аналогично сигнал 1-й комбинациизаставляет блок 5 стирать информациюв Ь-м регистре Р -разрядного накопителя 3 при правильном приеме. Приобнаружении ошибок в принятой комбинации. и-й регистр не обнуляется, аинформация с этого регистра по сигналу с блока 5 выдается на повторную 1 опередачу через кодер 2 с одновременной записью:в первый регистр и-разрядного накопителя 3.Порядок записи очередной комбинации из буферного накопителя 10 в 15регистры блока 8 определяет блок 5в соответствии с сигналами на выходе. приемника 4 сигналов обратной связии результатами анализа состояний регистров блока 8,Порядок выдачи комбинаций с регигстрое блока 8 также определяет блок5 и выдача производится в моментполучения сигнала "Подтверждение"из канала 30. Если получен сигнал 25"Запрос", то информация с блока 8через синхронный распределитель 7не выдается, а через элемент ИЛИ 6осуществляется повторение комбинации1 из и-го регистра Р -разрядного накопителя 3Порядак выдачи на выход системыправильно принятых кодовых комбинаций определяет блок 15. Если всепредыдущие комбинации приняты пра- з 5вильно, то очередная безошибочно принятая комбинация через второй элементИ 17, элемент ИЛИ 21 и буферный накопитель 28 выдается на выход системы,При обнаружении ошибок в принимае омой комбинации блок 15 отключает второй элемент И 17 и в зависимости отчисла повторных передач подключаетдополнительные элементы И 18-20,Комбинация, принятая. правильно, после искаженной комбинации не выдаетсяна выход системы, так как это ведетк изменению порядка следования комбинаций; который был при их поступлении на вход системы,. а через дополнительный элемент И 18 записываетсяв первый регистр накопителя 24. Все.другие комбинации, передаваемые первый раз и принимаемые правильно, записываются в первый регистр накопителя 24 с последующим сдвигом переписыванием) в следующий регистр блоком15 по мере поступления следующих комбинаций,Если при повторном .приеме комбинация принята правильно, она через дополнительные элементы И, ИЛИ 19 и 22записывается в первый регистр накопителя 25. В противном случае она стирается, ее место остается свободным,а по каналу 30 повторно передаетсясигнал "Запрос",После 1-й передачи кодовой комбинации она опять может быть искажена,что приведет к переполнению накопителя 24-26 и возникновению выпаденийкомбинаций. Поэтому число временныхинтервалов последовательности принимаемых кодовых комбинаций и соответствующее число накопителей 24-26 наприеме необходимо выбирать, исходяиз условия обеспечения заданной вероятности выпадений кодовых комбинаций.В случае, когда нет возможностииспользовать необходимое число 1 накопителей 24-26, обеспечивающих заданную вероятность, значение 1 можетбыть выбрано любым. При этом послеискаженных приемов посылается сигнал"Запрос , после которого прекращаются все. сдвиги в накопителях 24-26 ипередатчик информации повторно передает только одну комбинацию, искажен-,ную в предыдущих приемах, до ее безошибочного декодирования. Тогда пра,вильно принятая комбинация через второй элемент И 17 и элемент ИЛИ 21выдается на выход системы, После этого блок 15 включает синхронный распределитель 27,который опрашивает все регистры накопителей 24-26 начиная с последйх 6-х, и до окончания анализа приемником очередной принимаемой комбинациивыдает все комбинации, записанныеранее в накопителях 24-26 на выходсистемы.ДаЛее процесс передачи повторяет"ся аналогичным образом.Таким образом, пропускная способность устройства значительно увеличивается. Устройство приема-передачи диск-, ретной информации с решающей обратной связью, содержащее .на передающей стороне последовательно соединенные буферный накопитель, стартстопный распределитель, блок регистров, синхронный распределитель, элемент ИЛИ и кодер, последовательно соединенЗв Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРНф 650213, кл. Н ОЙ 1. 1/10 1976 прототип). 7 930 ные приемник сигналов обратной связй и блок управления, выходы которого подключены к соответствующим входам(буферного накопителя стартстопногораспределителя и синхронного распре" делителя, .а:также И "разрядный нако,питель, первый входкоторого объединен со входом кодера,. на приемной . стороне - объединенные по первомувходу к-разрядный накрпитель и блок обнаружения ошибок, выходы которого подключены к соответствующим входам первого. элемента И, второй выход блока обнаружения:ошибок подключен ко входу передатчика сигналов обратной связи, а третий выход блока обнаружения ошибок подключен ко входу буферного накопителя через последовательно соединенные блок управления, второй элемент И и элемент ИЛИ, причем второй выход блока управле,ния подключен к первбму входу синхронного распределителя, а также .пнакопителей, о т л и ч а ю щ е е с ятем, что, с целью увеличения .пропускной способности устройства, на:передающей стороне выход т -разрядного накопителя подключен к другому входу элемента ИЛИ, а ко второму и :третьему входам,п -разрядного накопи:теля подключены соответствующие выходы блока управления, а на приемнойстороне введены. (й"1) элементов ИЛИи и дополнительных элементов И,716 8при этом выход первого дополнительного элемента И подключен к информационному входу первого из и накопи.,телей, а выходы п) дополнительных . элементов И подключены к первым входам соответствующих .(п) элементов ИЛИ, вторые входы которых объединены с соответствующими входами синхронного распределителя и подключены 1 О к выходам соответствующих накопителей, другие выходы которых подключены к соответствующим входам синхронного распределителя, при этом управляющие входы и накопителей обьедине- И ны и подключены к третьему выходублока управления, другие выходы которого подключены к первым входам и дополнительных элементов И, вторые входы которых объединены, второй входф в .первого дополнительного элемента Иподсоединен к выходу первого элемента И, а второй вход и дополнительного элемента И подключен ко второму входу второго элемента И, ко второму 2 и третьему входам элемента ИЛИ подключены выход синхронного распреде 1лителя и выход и-го накопителя соответственно.930716 Составитель Е. Побимовар А. Кушнир Техред Е, Харитончик Корректор А. Фе д. 4 ская на лиал ППП "Патент", г. Ужгород, ул. Проектна 3534/85 ВНИИ 11 И Гос по делам 113035, Ио