Постоянное запоминающее устройство

(51)М, Кд. 6 11 С 17/00 3 ЬеудврстеенвВ кемтвт сеар ав демам зобретек в етритй(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО" Изобретение относится к вычислительной технике, а именно к постоянным запоминающим устройствам (ПЗУ), работающим в специализированных и управляющих ЦВМ, в системах сбора и обработки информации, в цифровых систе- ф мах контроля и управления.Известны матричные ПЗУ содержащие один запоминающий элемент на каждый бит информации, в которых усовершенствования касаются либо повышения быстродействия ПЗУ,либо увеличения его помехоустойчивости, либо контроля ПЗУ Г 3Недостатком нх является ограничение информационной емкости числом за 36 поминающих элементов (сердечников), отверстий в феррнтовой пластине, диодов, используемых в накопителе.Наиболее близким техническим реше 29 нием к предлагаемому является матричное ПЗУ, например трансформаторного .типа с одним дешифратором адреса. ПЗУ содержит шину опроса, по которой сигнал опроса через формирователь поступает на все элементы памяти, с которых должен считываться единичный код. Выходы элементов памяти объединены по строкам. Таким образом, матрица состоит из и х щ элементов памяти и имеет и выходных шин, подключенных к выходному регистру числа. Адрес выбираемого числа записан в регистре адреса,Сигнал опроса устанавливается в ноль выходной регистр, а затем через формирователь импульсов формирует импульс опроса элементов памяти. При этом в регистр числа по выходным шинам поступает п-разрядный код со столбца элементов памяти, возбужденных выбранной шиной дешифратора, управляемого регистром адреса. Описанное ПЗУ имеет емкость а х и бит 23. Недостатком такого ПЗУ является необходимость увеличения числа запоминающих элементов для увеличения ин 3 86формационной емкости ПЗУ за счет увеличения его выходной разрядности.Цель изобретения - увеличение ем,кости ПЗУ без увеличения числа запоминающих элементов на один бит информации.Поставленная цель достигается тем,что ПЗУ содержит матричный накопитель,подключенный к дешифратору адреса,соединенному с регистром адреса, шины опроса, регистр числа, группы вентилей, дополнительный дешифратор адреса и счетчик тактовых импульсов,выходы которого соединены со входамидополнительного дешифратора адреса ипервыми входами вентилей соответству,ющей группы, вторые входы которых соединены с соответствующими выходамиматричного накопителя, а выходь 1 - совходами регистра числа, выходы дополнительного дешифратора адреса соединены с шинами опроса.На Фиг, 1 представлена Функциональная схема ПЗУ, имеющего увеличеннуюв Краз емкость; на фиг. 2 - временная диаграмма работы ПЗУ.ПЗУ содержит матричный накопительиз щ х п запоминающих элементов 1с и выходами, дешифратор 2 с е выходами и с Г 1 ос 1 а 3 регистром 3 адресана его входе, ПЗУ содержит также разрядный счетчик 4 тактовых импульсов.Разрядные выходы счетчика 4 соединены с дополнительным дешифратором 5,2 -1 выходов которого соединены с шиКнами опроса матрицы запоминающих элементов 1. Дополнительный дешифратор 5осуществляет формирование импульсовопроса матрицы. и выходных шин матрицы соединены поразрядно с импульсными входами К групп 6 вентилей, состоящий из и вентилей каждая. Потенциальные входы групп 6 вентилей соединены с разрядными выходами счетчика 4.Выходы вентилей соединены со входами К -разрядных регистров 7, составляющих совместно выходной регистр числа,Предлагаемое ПЗУ работает следующим образом.В регистре 3 адреса записан кодадреса, выбираемого из матрицы столбца запоминающих элементов 1. СигналопроСа устанавливает в ноль выходныерегистры 7. На вход К-разрядного двоичного счетчика 4 поступают импульсы 9. Разрядные выходы счетчика 4управляют работо дополнительного де.шифратора 5. С 2 выходов дешифрато 6576 4 10 15 20 25 30 35 40 45 55 ра 5 последовательно во времени на вход матрицы запоминающих элементов 1 ,поступают импульсы опроса 10-16 для случая К=3 (фиг. 2), К потенциальных выходов разрядов счетчика 4 управляют соответственно работой К групп вентилей 6, Это выходы 17, 18, 19 для К = 3. Импульсные входы всех групп вентилей 6 поразрядно соединены е выходными шинами матрицы запоминающих элементов 1.Выходные шины 20 дешифратора 5 прошивают в каждой 1-й строке матрицы те запоминающие элементы 1,.где считываемый код при их выработке должен быть равен единице только в-ом разряде полного 3 разрядного (для случая К=З) выходного кода и равен нулю в разрядах 1 +и, 1+2 п, Во время действия импульса опроса 1 О будет открыта группа вентилей 6 только для записи информации в регистр 7-1.2Выходные шины 21 дешифратора 5 прошивают в каждой -й строке матрицы те запоминающие элементы 1, где считываемый разряд при их выборке должен быть равен единице только в (1+и)-ом разряде полного 3 разрядного кода (выходного) и равен нулю в разрядах 1, +2 и, То есть, во время действия импульса опроса 11 ,будет открыта группа вентилей 6 только для записи информации в регистр 7-2Выходные шины 22 прошивают в каждой 5-ой строке те элементы 1, где считываемый регистр равен "1" одновременно в (5 -ом и 5+и)-разрядах полного входного кода и равен нулю в (5+2 и)-ом разряде. Во время действия импульса опроса 12 будут открыты группы вентилей 6 только для записи информации в регистры 7-1 и -2,Аналогично выходы 23-26 прошивают в каждой строке матрицы соответствующие элементы 1, а во время действия соответствующего импульса опроса будут открыты группы 6 вентилей в соответствии с временной диаграммой (фиг. 2)Например, выход 26 прошивают в каждой 1 -й строке матрицы только те элементы 1, где считываемый код при их выборке равен единице одновременнов 1-ом, 1+ и-ом и 1+2 и -ом разрядах полного выходного кода. Во время действия импульса опроса 16 будут открыты все три (для К3) группы вентилей б для записи кода в регистры 7.8665Таким образом, после действиявсех 2. -1 импульсов опроса в выходкном регистре 7 будет зафиксирован К п-разрядный код слова, записанного в выбранном дешифратором 2 адреса 5 столбце матрицы, состоящем из о запоминающих элементов, Для прошивки, изображенной на фиг. 2, при выборке 1-го столбца матрицы в регистрах 7 записывается код о 010 10, о при выборке 2-го столбца - код 00 111 011, при выборке и -го столбца - код 010 101 001Использование предлагаемого устройства позволяет повысить информаци онную емкость.ПЗУ без увеличения числа запоминающих элементов, т.е, без увеличения емкости накопителя, Тем самым удешевляется производство ПЗУ, так как при увеличении емкости ПЗУ щ вдвое-втрое доля вспомогательного оборудования счетчик, дешифратор, группы вентилей весьма незначительна.Формула изобретенияПостоянное запоминающее устройст во, содержащее матричный накопитель,76 6подключенный к дешифратору адреса, соединенному с регистром адреса, шины опроса и регистр числа, о т л и - ч а ю щ е е с я тем, что, с целью увеличения информационной емкости устройства, оно содержит группы вентилей, дополнительный дешифратор адреса и счетчик тактовых импульсов, выходы которых соединены со входами дополнительного дешнфратора адреса и первыми входами вентилей соответствующей группы, вторые входы которых . соединены с соответствующими вьщодами матричного накопителя, а выходы -со входами регистра числа, выходы дополнительного дешифратора адреса соединены с шинами опроса. Источники информации,принятые во внимание при .экспертизе11. Авторское свидетельство СССРф 526014, кл. 6 11 С 17/00.2. Брик Е.А, "Техника ПЗУ", 1974,с. 104, рис, 56 (прототип).р М. Шарошие тииабеда 11303 Филиал ППП Патент , гУжгород, ул, Проектная, 4 Тираж 648Государстненного комителам изобретений и откМосква, ЖРаушскаяКоррект Подписн а СССР