Статистический анализатор

Союз СоветсиннСоцналнстнчесинзРеспубпни ОП ИСАНИ Е ИЗОБРЕТЕНИЯ и 1832559 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кл,799785/1806 Р 15/36 с прнсоеринением заявки Ре ооударстпеннын поинт СССР по делам нзобретоннй н открмтнй(54) СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР Изобретение относится к вычисительной технике и может найти приенение при статистическом анализе для опреде -чения функцииым кодом, комаксимальногоо связаны совентили, упй соединены с выходом схемы И на три входа, входыкоторой соединены с выходами триггеров и с блоком управления, связаннымтакже с одним входом схемы И на двавхода, другой вход которой соединенс выходом одного из триггеров, выходы этого триггера связаны с регистром максимального значения функции,со вспомогательным регистром черезвходные схемы И соответственно и совходом схемы И, выход которой соединенсо входом установки "0" регистра времени максимального значения 1 . лучаиных пр оцесс ов . Известно устройство ения максимального знзаданнои число-импульс торое содержит регистр значения, входы которо счетчиком времени через равляющие входы вентиле Недостаток этого устройства сос тоит в том, что оно не определяет. минимального значения функции.Наиболее близким по технической сущности к предлагаемому является статистический анализатгр, содержащий синхронизатор, аналого-цифровой преобразователь, первый вход которого подключен ко входу статистического анализатора а второй вход - к первому выходу синхронизатора, блок элементов И, разрядные входы которого соединены с разрядными выходами аналогоцифрового преобразователя, регистр, входы которого подключены к разряд - ным выходам блока элементов И, многоканальный регистратор, входы которого соединены с выходами регистра, блок сравнения кодов, первая группа входов которого соединена с разрядными выходами аналого-цифрового преобразователя, вторая группа входов, - с выходами регистра, а вход - со вторым выходом синхронизатора, триггер, вхо -3 83255ды которого подключены к выходам блока сравнения кодов, первый переключатель, выход которого подключен квходу блока элементов И, первый ивторой входы - к третьему выходу5синхронизатора, а третий и четвертыйвходы - ко входам триггера, второйпереключатель, выход которого подключен к управляющему входу многоканального регистратора, первый и вто рой входы - к выходам триггера, атретий и четвертый входы - к четвертому выходу синхронизатора 21,Недостатоктакого статистическогоанализатора - ограниченная точность 15анализа, обусловленная отсутствиемвозможности избирательного отбораэкстремальных значений,Цель изобретения - повышение точности анализа. 20 Указанная цель достигается тем, что в статистический анализатор, содержащий аналого-цифровой преобразователь, информационный вход которого является входом анализатора, а управ 25 ляющий соединен с первым выходом синхронизатора, выходы аналого-цифрового преобразователя подключены к разрядным входам первого регистра па 30 мяти, управляющий вход которого соединен со вторым выходом синхронизатора, многоканальный регистратор, первый блок сравнения и триггер, введены второй и т 15 етий блоки сравнения,35 элемент И, сумматор, блок хранения допусков, элементы ИЛИ и ИЛИ-НЕ, второй и третий регистры памяти, при этом разрядные выходы первого регистра памяти подключены соответственно40 к разрядным входам второго блока сравнения и второго регистра памяти, разрядные выходы которого соединены соответственно с разрядными входами третьего блока сравнения и многоканаль ного регистратора, управляющий вход которого подключен к выходу элемента ИЛИ, первый вход которого соединен с третьим выходом синхронизатора, чет. вертый выход которого подключен к50 управляющему входу третьего регистра памяти, знаковый вход которого подключен к знаковому выходу сумматора, а знаковый выход третьего регистра памяти соединен со вторым входом эле" мента ИЛИ, первым входом элемента ИЛИНЕ и первым входом элемента И, второй вход которого подключен к пятому выходу синхронизатора, шестой выход кото 9 фрого соединен с управляющим входомтриггера, установочные входы которогообъединены и подключены к выходуэлемента ИЛИ-НЕ, второй вход которогообъединен с тРетьим входом элементаИЛИ и соединен с выходом первого блока сравнения, первая группа входов которого соединена соответственно с выходами блока хранения допусков, а вторая группа входов подключена соответственно к разрядным выходам третьего регистра памяти, разрядные входы которого соединены соответственно с выходами сумматора, первая и вторая группы разрядных входов которого соединены соответственно с выходами второго и третьего блоков сравнения, управляющие входы которых подключены соответственно к выходам триггера.На чертеже показана струКтурная схема статистического анализатора.Анализатор содержит аналого-цифровой преобразователь 1 АЦП )1, первый регистр 2 памяти, второй регистр 3 памяти, многоканальный регистратор 4, элемент И 5, синхронизатор 6, блоки 7 и 8 сравнения, сумматор 9, третий регистр 10 памяти, элемент ИЛИ 11, элемент ИЛИ-НЕ 12, триггер 13, блок 4 хранения допусков,блок 15 сравнения кодов.На первый вход аналого-цифрового преобразователя 1 поступает аналоговый.непрерывный во времени электрический сигнал, который с приходомсинхроимнульса иа второй вход АЦП квантуется по уронвю и преобразуется в параллельный двоичный код,каждое дискретное значение которого на выходах АЦП выражает текущее значение отсчета. Синхронизатор 6 вырабатывает серию тактовых импульсов. Для установления"максимума и минимума. входного сигнала и определенияйих значений импульс с одного выхода синхронизатора 6 через элемент И 5 производит запись кода предыдущего значения отсчета из регистра 2 памяти в регистр 3 памяти, а импульс с другого выхода синхронизатора 6 производит перепись кода текущего значения отсчета с выходов АЦП в регистр. 2 памяти. Коды предыдущего и текущего значений отсчетов с выходов регистров 2 и 3 памяти поступают на входы блоков 7 и 8 сравнения, Операция вычитания осуществляется с помощью бло,разности или не превысит значения заданного допуска или не изменится знак разности (с отрицательного на положительныи) на знаковом выходе регистра 1 О, В первом случае на выходе блока 15 появится потенциал, разрешающий прохождение импульса с соответствующего выхода синхронизатора через элемент ИЛИ1 на управляющий вход регистратора 4, а также устанавливающий на выходе элемента ИЛИ-НЕ 12 потенциал, разрешающий переключение триггера. 13 импульсом с выхода синхронизатора. При этом регистрируется экстремальное значение, хранящееся в регистре 3 и в соответствии с потенциалами на выходах триггера 13, с выходов блоков 7 и 8 сравнения обратный(поямой) и прямой (обратный) коды регистров 2 и 3. поступают на входы сумматора 9, что приводит к появлению положительного знака разности на знаковом выходе регистра 10 памяти. При этом определение следующего экстремального значения происходит в том же порядкеВо втором .случае, когда значения разности между хранящимся значением отсчета в регистре 3 и значениями текущих отсчетов остается меньше заданного допуска, а знак разности изменяется на положительный, на выходе блока 15 сравнения сохраняется потенциал, запрещающий 1;прохождение импульсов с выхода синхронизатора через элемент ИЛИ 11 на .управляющий вход регистратора 4 и переключение триггера 3. Пары соседних экстремальных значений,разность между которыми меньше заданного допуска, зарегистрирована не будет, положительный потенциал знака разности поступит на один из входов элемента И 5. в регистр 3 запишется новое предыдущее)значение отсчета и процесс определения очередного экстремума продолжится по прежнему циклу.После обработки исследуемой реализацииО в многоканальном регистраторе накапливается информация о плотности распределения максимумов и минимумов. 15В соответствии с потенциалом на выходах триггера 13 прямой (обратный) и обратный (прямой)коды с выходов блоков 7 и 8 сравнения поступают на входы сумматора 9, Импульс с соответст 20 вующего выхода синхронизатора 6 переписывает значение разности предыдущего и текущего значений отсчетов и знак разности с выхода сумматора 9 в третий регистр. 10 памяти, Определениеразности предыдущего и текущего значений отсчетов повторяется цикличеси, с частотой преобразования АЦП, до сменызнака разности, Смена знака разности(с положительного на отрицательный)произойдет при переходе функции через экстремум, закодированное значение которого хранится в регистре 3 памяти. Со знакового выхода регистра 10 памяти на один из входов35 элемента И 5 поступает потенциал, запрещающий запись последующих значений в регистр 3. На одну группу входов блока 15 сравнения(кодов) поступает код разности предыдущего и текущего 4 значений отсчетов, на другую группу входов с выхода блока 4 хранения допуска поступает значение заданного допуска, Если значение разности меньше значения установленного допуска, то на выходе блока 5 сравнения кодов появится потенциал, запрещающий поступление импульсов с соответствующих выходов синхронизатора через элемент ИЛИ 11 для запуска регистратора и через элемент ИЛИ-НЕ 12, запрещающий переключение триггера 13. Сравнение разности между хранящимся значением отсчета в регистре 3 и значениями текущих отсчетов,последовательно поступающих в регистр 2 с выхода АЦЛ 1, со значением заданного допуска происходит в блоке 15 сравнения до тех пор, пока значение Введение дополнительных элементов в схему статистического анализатора обеспечивает возможность автоматического последовательного определения и последовательной регистрации значений максимумов и минимумов случайного процесса и исключения регистрации ков 7 и 8 сравнения и сумматора 9.Независимо от временных характеристик сигнала, отображающего исследуемый процесс(нарастающий или убывающий), всегда из большего значения отсчета вычитается меньшее, при этомзнак разности на знаковом выходе сумматора 9 - положительный, а разностьв сумматоре - в обратном коде. Припоявлении экстремального значения знак 10разности на знаковом выходе сумматора 9 становится отрицательным, аразность в сумматоре 9 - в прямом коде.832559 Формула изобретения 7соседних экстремальных значений, разность между которыми меньше значения заданного допуска, Таким образом, предлагаемый статистический анализатор позволяет производить отбор экс тр емальных значений и о заданному допуску, что приводит к повышению точности анализа. Статистический анализатор, содержащий аналого-цифровой преобразова тель, информационный вход которого является входом анализатора, а управляющий соединен с первым выходом синхронизатора, выходы аналого-цифрового преобразователя подключеиы к 20 разрядным входам первого регистра памяти, управляющий вход которого соединен со вторым выходом синхронизатора, многоканальный регистратор, первый блок сравнения и триггер, о т л и ч а ю щ и й с я тем, что, с целью повышения точности, он содержит второй и третий блоки сравнения, элемент И, сумматор, блок хранения допусков, элементы ИЛИ и ИЛИ-НЕ, второй и тре тий регистры памяти, при этом разрядные выходы первого регистра памяти подключены соответственно к разрядным входам второго блока сравнения и второго регистра памяти, раз- ЗЗ рядные выходы которого соединены соответственно с разрядными входами третьего блока сравнения и многоканального регистратора, управляющий вход которого подключен к выходу элемента 40 ИЛИ, первый вход которого соединен с третьим выходом синхронизатора,чет -вертый выход которого подключен куправляющему входу третьего регистрапамяти, знаковый вход которого подключен к знаковомувыходу сумматора,а знаковый выход третьего регистрапамяти соединен со вторым входомэлемента ИЛИ, первым входом элементаИЛИ-НЕ и первым входом элемента И,второй вход которого подключен кпятому выходу синхронизатора, шестой выход которого соединен с управляющим входом триггера, установочныевходы которого объединены и подключены к выходу элемента ИЛИ-НЕ, второй вход которого объединен с третьимвходом элемента ИЛИ и соединен с выходом первого блока сравнения, первая группа входов которого соедине -на соответственно с выходами блокахранения допусков, а вторая группавходов подключена соответственно кразрядным выходам третьего регистрапамяти, разрядные входы которогосоединены соответственно с выходамисумматора, первая и вторая группы.разрядных входов которого соединенысоответственно с выходами второго итретьего блоков сравнения, управляющие входы которых подключены соответственно к выходам триггера. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССГ 1 Ф 236855, кл. 6 06 Г 7/02, 1967, 2, Авторское свидетельство СССРИ 506869, кл. 6 06 Г 15/Зб, 1974