Устройство динамического приоритета

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик и,995092(1) М Кп 3 с присоединением заявки Но -6 З 69/46 Государственный комнтет СССР(54) УСТРОЙСТВО ДИНАМИЧЕСКОГО ПРИОРИТЕТА Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах.Известно устройство приоритета, содержащее флажковый регистр, группу элементов И, регистр обслуживания, элемент задержки, блок аварийного останова и сдвиговый регистр 1.Его недостаток - невозможность из." менения приоритетов заявок.Наиболее близким по технической сущности и достигаемому результату к изобретению является устройство переменного приоритета, содержащее флажковый регистр, первую группу элементов И, регистр обслуживания, первый . элемент ИЛИ, первый элемент задержки, блок аварийного останова, сдвиговый регистр, буфер масок, генератор импульсов и элемент И (2).Это устройство имеет следующие недостатки:низкую надежность, так как вслучае появления одновременно нескольких заявок на выходе регистра обслуживания за счет сбоев при включении питания и т.д. зти заявки проходят на выход устройства. Одновременно с появ-лением заявок на выходе устройства эти заявки поступают в блок аварийного останова, где в результате этогобудет выбран сигнал, сбрасывающий регистр обслуживания в исходное состояние, однако это произойдет уже послепоявления ошибочно выработанных сигналов на выходе устройства;,некорректность по отношению к заявке с"высшим приоритетом во время об"служивания заявки с низших приоритетом, т.е. если во время обслуживаниякакой-либо заявки поступит. заявка сболее высоким приоритетом, то она небудет обслуживаться до тех пор, покане будет завершено обслуживание этойзаявки.Цель изобретения - повышение надежности.Поставленная цель достигается тем,что в устройство, содержащее .регистрзаявок, первый блок элементов И, блокпамяти масок, первый элемент ИЛЙ,первый элемент задержки, блок, аварийного останова, сдвиговый регистр, первый буферный регистр, генератор им 25 пульсов и элемент И, причем единичныевходы регистра заявок соединены сгруппой входов заявок устройства, управлякщий вход регистра заявок подключен к входу конца обслуживания30 устройства, группы выходов регистра ,.заявок соединены с первой группойвходов первого блока элементов И и свходами первого элемента ИЛИ, выходкоторого соединен с первым входом элемента И, второй вход которого подключен к выходу генератора импульсов, вы-ход элемента И соединен с управляющимвходом сдвигового регистра, выход которого соединен с адресным входом блока памяти масок, информационные входы которого подключены к группе входов масок устройства, выходы блока памяти масок соединены с второй группойвходов первого блока элементов И, выходы первого буферного регистра соединены с входами блока аварийного останова и с входами сброса регистразаявок, введены второй буферный регистр, схема сравнения, второй элемент задержки, три блока элементов Ии три элемента ИЛИ, причем выходы первого блока элементов И соединеныс группой входов второго блока элементов И, управляющий вход которого подключен к выходу первого элемента задержки, группа выходов второго блока элементов И соединена с входами второго буферного регистра, установочный вход которого подключен к выходу второго элемента ИЛИ, входы третьего элемента ИЛИ соединены с группой выходов первого блока элементов 30 И, выход, третьего элемента ИЛИ соединен с первым входом второго элемента ИЛИ, с входами первого элемента задержки, с управляющим входом третьего блока элементов И и через второй 35 элемент задержки - с первым входом четвертого элемента ИЛИ, выход которого подключен к первому входу сдвигового регистра, установочный вход второго буферного регистра и вторые вхо-,д) ды второго и четвертого элементов ИЛИ соединены с входом конца обслуживания устройства, первый выход блока аварийного останова соединен с третьими входами второго и четвертого элементов ИЛИ, выход второго буферного регистра подключен к первому входу схемы сравнения, второй вход которой соединен с выходами сдвигового регист- ра, а выход схемы сравнения соединен с четвертым входом четвертого элемента ИЛИ, выход сдвигового регистра, соединен с входом третьего блока элементов И, выход которого соединен с входом второго буферного регистра, второй выход блока аварийного останова соединен с управляющим входом четвертого блока элементов И, группа входов и выходов которого соединены соответственно с группой выходов пер.- вого буферного регистра и с группой 60 информационных выходов устройства.На фиг. 1 приведена структурная схема устройства; на фиг. 2 - структурная схема блока аварийного останова. 65 Устройство (фиг. 1) содержит ре.гистр 1 заявок, блок 2 элементов И, буферный регистр 3, элемент ИЛИ 4, элемент 5 задержки, блок 6 аварийного останова, регистр 7 сдвига, блок 8 памяти масок, генератор 9 импульсов, элемент И 10, буферный регистр 11, схему 12 сравнения, элемент 13 задержки, блоки 14-. 16,элементов И, элементы, ИЛИ 17-19, группу входов 20 заявок устройства, группу входов 21 масок устройства, вход 22 конца обс- луживания устройства, группу информа,ционных выходов 23 устройства, группу входов 24 блока аварийного останова, выходы 25 и 26 блока аварийного оста- нова. Блок аварийного останова (фиг, 2) содержит дешифратор 27, элемент ИЛИ 28, элемент НЕ 29.Устройство работает следующим образом.В исходном состоянии регистры 1, 3 и 11 обнулены, регистр 7 установлен в исходное состояние (в первый разряд занесена единица, а остальные разряды обнулены), а в блок 8 занесен массив масок приоритета.При поступлении сигналов заявок через входы .20 устройства на входы регистра 1 на выходе элемента ИЛИ 4 появляется единичный потенциал, открывающий элемент И 10. Импульсы с выхода генератора 9 импульсов проходят на управляющий вход сдвигювого регистра 7, Под действием этих сигналов единица, первоначально записанная в первый разряд регистра 7, продвигает. ся в последующие разряды. Вследствие этого с выходов управляемого этим регистром по адресным входам блока 8 на вторые входы блока 2 начинают поступать маски в порядке убывания приоритета, Когда единица появится в разряде маски, соответствующем заявке со старшим текущим приоритетом, на соответствующем выходе блока 2 возникает единичный сигнал, который проходит через элемент ИЛИ 18, затем - через элемент ИЛИ 17, обнуляя регистр 3, и с задержкой, необходимой для обнуления, проходит на управляющий вход блока 14, При этом единичный сигнал с одного из выходов блока 2 записывается в регистр 3. Если на выходах регистра 3 присутствует только одна единица, то сигналом с выхода элемента НЕ 29 открывается блок 16 элементов И и с выхода соответствумцего разряда регистра 3 единичный сигнал поступает на соответствующий выход группы выходов 23.Сигнал с выхода элемента ИЛИ 18 также подается на управляющий вход блока 15 (при этом код из сдвигового регистра 7 переписывается со сдвигом на один разряд в сторону первого разряда в регистр 11) и с задержкой проходит через элемент ИЛИ 19 на входысдвигового регистра 7, устанавливая Формула изобретенияего в исходное состояние, При этомУстройство динамического приоритев первый разряд сдвигового регистрасодержащее регистр заявок, пер- льта, содержзаписывается единиц , а в оста - одеркак импуль ы с выхомент ждержи блоквхоц сдвигового регистра 7, то осуществляе.ся сдвиг этойединицы в последующие разряды до тех мент И, причем единичные входыпор, пока содержимое сдвигового Реги егистра заявок соединены с группойстра 7 не совпадет с содержимым Ре хо ов заявок устройства, управляюгистра 11, При этом схема 12 сравне . щий вход регистра заявок подключен кния выдает единичный сигнал, которыйс , входу конца обслуживания устройства,пройдя через элемент ИЛИ 19, Устанав- группа выходов регистра заявок соеди"ливает регистр 7 в исходное состоя- ена с первой группой входой первогоние; затем осуществляется сдвиг до 15 блока элементов и и с входами перво"совпадения и т,д. При этом из блока о элемента ИЛИ, выход котороГо сое 8 выбираются только маски, соответ- нен с первым входом элемента И, втоствующие более высокому по отношению , й вход последнего подключен к выхок обслуживаемой заявке приоритету,;цу генератора импульсов, выход элеменПри поступлении на регистР 1 более 20 . И соединен с управляющим входомприоритетной заявки, чем обслуживае- сдвигового регистра, выход которогомая, в случае, рассмотренном ранее, соединен с адресным входом блока памяответствующем высоде групп 2, нформационные входы послдэлементов И появляется единичный сиг го подключены к группе входов масокнал, который записывается в соответ устройства, выходы блока памяти маствующий разряд регистрегист а 3 после егосок соединены с второй группой вхообнуления, Далее работа устройствадов первого блока элементов И, выхопроисходит описанньщьщ выше способом.ды первого буферного регистра соединены с входами блока аварийного оста 22 ст ой 30 нова и с входами сброса регистра запроисходит селективный сброс обслуявок, о т л и ч а ю щ е е с я тем,женной заЯвки Реги Р ф У что., с целью повЫшения надежностие 1 обн ле.ниеРегистРа 3 и Устано к и д устройства в. работе путем исключениястояние регистра 711 ри отсутствии сбойн х ситуаций, в него введены вто"заявок в регистРе Г Устройст "Р 35 рой буферный регистр схема сравнеходит в режим ожидания, так как зак ния, второй элемент задержки, трирывается элемент И 0; Р " блока элементов И и три элемента ИЛИ10; В п отивномлучае на инается просмбтр оставшихсязаявок.тов И соединены с группой входов втоВ том случае, ко да 3 рого блока элементов И, управляющийг по какой-либопричине (например, сбои) в регистр 3 40 вход которого подключен к выходу пербудет принято более одной заявквого элемента задержки, группа высоявляется сигнал на одном из выходов дов второго блока элементов И соедидешифратора 27. Этот сигнал проходит иена с входами второго буферного Речерез элемент ИЛИ 28 на выход 26 гистра, установочный вход которогоате чего усройсво перодит 45 н к выходу ро элементаятых заявок. подклся в режим просмотРа принятых ИЛИ, входы третьего элемента ИЛИ соеКрбме тогО, сниМаетсЯ Сигнал С Управ- инены с группой выхоДов пеРвого блоляющего входа группы 16 элементов И элементов И, выход третьего злечем запрещается прохождение заявок мен а ИЛИ соединен с первым входомвыход устройства. При зт 50 второго. элемента ИЛИ, с входами первоом блок 16должен обеспечивать задержку по с го элемента задержки, с управляющимим информационным входаМ, д остаточнуювходом третьего блока элементов И идля прохождения сигнала черезче ез блок бче еэ второй элемент задержки - саварийного останова на ее Упра перв входом четвертого элемента ИЛИ,е п авляащий черевход. 55 выход которого подключн к первомуПри наличии в регистРе обслужива- вху сдвигового регистра, установочния двух и более заявок срабав ный вход второго буферного регистрадешифратор 27 и элемент ИЛ ф и вторые входы второго и четвертогоода элемента ИЕ 29 эа ИЛИ д с входом конкрывает блок 16 не допустив появле щ ца обслуживания устройства, первыйния на выходах 23 устройства более в од блока аварийного останова сое"адйой 1. Сигнал 1 с выход динен с третьими входами второго иэлемента ИЛИ 28 переводит Устро четвертого элементов ИЛИ, выход вто-в режим просмотра принятых заявок. рого буферного регистра подключен кПРименение изобРетени ызв 65 первому входу схемы сравнения, вто ,йповысить надежность устройства.лиал ППП "ПУжгород,ул.П ент",Оектндяр 4 вход которой соединен с выходами сдвигового регистра, выход схемы сравнения соединен с четвертым входом четвертого элемента ИЛИ, выход сдвигового регистра соединен с входом третьего блока элементов И, выход которогосоединен с входом второго буферногорегистра, второй выход блока аварийного останова соединен с управлякщимвходом четвертого блока элементов И,группа входов и выходов которого сое динены соответственно с группой выходов первого буферного регистра и сгруппой информационных выходов устройства.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРР 450174, кл, 6 06 Р 9/46, 1972,2. Авторское свидетельство СССР9 679981, кл. 6 06 Р 9/46, 1976 (прототип) .