Счетчик

Сфез Советских Сфцюаанстнчвских Республик(22) Заявлено 07.07.78 (21) 2638678/18-21 с присоединением заявки й 9 1 осударствеиный коиитет СССР но дмаи изобретений и открытийДата опубликования описания 3 М 3,81(54 ) СЧЕТЧИК Изобретение относится к импульсной технике, в частности к схеиам для запуска, остановки и контроля счетчика, и может быть использовано в различных цифровьпс схемахт требующих повышенной достоверностй инФормации, в качестве двоичного или двончно-десятичного счетчика, работающего на сложение или вычитание, а также в качестве регистра для записи параллельной или последовательной инФормации, ее хранения и сдвига и может быть применено в устройстзах автоматики и вычислительной техники.,Известен счетчик, содержащий счетные узлы, выходы старшихразрядов которых соединены с входами мажоритарных элементов, выходы которых соединены через логические элементы Ю с входами счетчика 13Недостатками этого счетчика являются ограниченные Функциональные воэ. можности и низкая достоверность Функ" ционирования.23Известен также счетчик),содержащий блок мажоритарных элементов, первый, второй и третий регистры и сумматор, выходы которого соединены с входами регистров, выходы которых соединены 30 с входами блока мажоритарных элементов 23Недостаток счетчика заключаетсяв невозможности реверсивного счетав двоичном и десятичном коде,Цель изобретения - обеспечениереверсивного счета в двоичном и де-,сятичном кодах.Поставленная цель достигаетсятем, что в счетчик содержащий блокмажоритарных элементов, первый, второй и третий регистры и суьенатор,выходы которого соединены с входамирегистров, выхсщы которых соединеныс входами блока мажоритарных элементов, введещи элементы И, И-НЕ, ИЛИ,первый, второй и третий элементы запрета и первый и второй коммутаторы,выходы которых соединены со входамисумматора, вход переноса которогосоединен с выходом первого элементазапрета, первый и второй управляющие входы ковееутаторов соединены свыходами соответственно второго итретьего элеиентов запрета, входывторого и. третьего разрядов второгоканала первого коммутатора соединены с выходом элемента И, входы второго и третьего разрядов третьегоканала первого коьввутатора соедине 801252ны с выходом элемента И-НЕ, с общей шиной соединены входы всех разрядов первого канала первогокоммутатора, входы первого и четвертого разрядов второго канала первого коммутатора, а также входы всех разрядов первого и четвертого каналов второго коммутатора, с шиной питания соединены входы первого ичетвертого разрядов третьего канала первого коммутатора, входы всех разрядов второго и третьего каналов второго коммутатора соединены с выходами блока мажоритарных элементов выход элемента ИЛИ соединен с тактовыми входами регистров, первые входы элемента ИЛИ, первого, второго и третьего элементов запрета соединены с входом сброса счетчика, а вторые входы элемента ИЛИ, первого, второго и третьего элементов запрета соединены соответственно с шинами записи и первой, второй и третьейуправляющими шинамичетвертая управляющая шина соединена с первыми входами элементов И и И-НЕ,остальные входы которых соединены с выходами блока мажоритарных элементов, а пятая, шестая и седьмая управляющие шины соединены соответственно с первыми, вторыми и третьими управляющими входами регистров.На чертеже показан счетчик, структурная схема.Счетчик содержит блок мажоритарных элементов 1, первый 2, второй 3 и третий 4 регистры, сумматор 5, первый элемент 6 запрета первый 7 и второй 8 коммутаторы, второй 9 и третий 10 элементы запрета, элемент И 11, элемент И-НЕ 12 и элемент ИЛИ 13. Выходы сумматора 5 соединены с входами регистров 2, 3 и 4, выходы которых соединены с входами блока мажоритарных элементов 1, выходы коммутаторов 7 и 8 соединены со входами сумматора 5, вход переноса которого соединен с выходом первого элемента запрета 6, первый и второй управляющие входы коммутаторов 7 и 8. соединены с выхо" дами соответственно второго 9 и тре" тьего 10 элементов запрета, входы второго и третьего разрядов второго канала первого коммутатора 7 соеди" нены с выходом элемента И 11, входы второго и третьего разрядов третье" го канала первого коммутатора 7 соединены с выходом элемента И"НЕ 12, с общей шиной 14 соединены входы всех разрядов первого канала первого коммутатора 7, входы первого и четвертого разрядов второго канала первого коммутатора 7, а также входы всех разрядов первого и четвертого каналов второго коммутатора 8, с шиной: - 15 питания соединены входы первого и четвертого разрядов третьего канала первого коммутатора 7,входы всех разрядов второго н третьего каналов второго коммутатора 8 соединены с выходами блока мажоритарных элементов 1, выход элемента ИЛИ 13 соединенс тактовыми входами регистров 2, 3 и4, первые входы элемента ИЛИ 13, первого б, второго 9 и третьего 10 элементов запрета соединены с входомсброса 16 счетчика, а вторые входыэлемента ИЛИ 13, первого б, второго9 и третьего 10 элементов запрета соединены соответственно с шиной 17 записи и первой 18, второй 19 и третьей20 управляющими шинами, четвертаяуправляющая шина 21 соединена с первыми входами элементов И 11 и И-НЕ12, остальныз входы которых соединеныс выходами блока мажоритарных элементов 1, а пятая 22, шестая 23, 15 и седьмая 24 управляющие шины соединены соответственно с первыми, вторыми и третьими управляющими входами регистров 2, 3 и 4. Входы четвертого канала первого коммутатора 20 соединены с параллельным входом 25счетчика.Выбор режима работы производится подачей сигналов на управляющиевходы в соответствии с таблицей, при чем переключение происходит по сигналам подаваемым на шину 22 присдвиге параллельного кода и записипоследовательного кода.Установка счетчика в нулевое состояние происходит по импульсу нашине 16, который блокирует сигналына шинах 18, 19 и 20. С выхода запрета 9 и 10 элементов на управляющие входы коммутаторов 7 и 8 поступают сигналы, открывающие первыеканалы, входы которых соединены с общей шиной 14. Таким образом на входысумматора 5 поступают три числа:0000 - на входы А сумматора 5 от коммутатора 7", 0000 - на входы В сум О матора 5 от коммутатора 8; 0 - навход переноса суьматора 5 от элементаб запрета,0000 - полученная сумма свыхода сумматора 5 по импульсу нашине 16, поступающему через элементИЛИ 13 на входы регистров 2, 3 и 4.При работе в качестве двоичногосчетчика на сложение управляющие сигналы устанавливаются в соответствиис таблицей, Сигналы на шинах 19 и 20открывают вторые каналы коммутаторов7 и 8. После установки счетчика в0"ое состояние на выходе сумматора5 устанавливается число, равное сумме трех слагаемых, 0000 - на входахА сумматора 5 от коммутатора 7;5 ф 0000 - на входах В сумматора 5 откоммутатора 8, 1 - на входе переносасумматора 5; 0001 - этот код по тактовому импульсу на шине 17 заносится в регистры 2, 3 и 4.60 По второму тактовому импульсу нашине 17 в регистры 2, 3 и 4 из сумматора 5 будет записано число, рав-., ное сумме трех слагаемых: 0000 - навходах 4 сумматора 5 от коммутато ра 7, 0001 - на входах В сумматоракоторый формирует корректирующийкол,поступающий на входы А сумматора только при значении числа записанного в регистрах 2, 3 и 4 равного 0000. Например; 0000 - число на 5 входах В сумматора 5 - содержимоерегистров, 2,3 и 4,ф 1001 -число нарходах А сумматора 5 - корректирующий код,ф 0 - на входе переноса сумматора 5; 1001 - содержимое выхода р сумматора, которое заносится в регистры 2, 3 и 4 по следующему тактовому импульсу на шике 17,Таким образом, после каждого тактового импульса содержимое регистров 2, 3 и 4 увеличивается на единицу, что соответствует работе двоичного счетчика на сложение.Режим работы двоично-десятичного счетчика на сложение отличается от работы десятичного счетчика на сложение тем, что управляющим сигналом на шине 21 включается элемент И 11, который участвует в формировании корректирующего кода. Входы логического элемента И 11 соединены с выходами 1-го и 4 -го разрядов блока мажоритарных элементов 1Когда содержимое регистров 2, 3 и 4 достигнет значения 1001 на входы А сумматора 5 с выхода коммутатора 7 поступает 33 код 0110, который суммируется с содержимым . регистров, поступающим иа входы Всумматора 5 через второй канал коммутатора 8. С выходов сумматора 5 в регистры 2 , 3 и 4 по д тактовому импульсу на шине 17 эапи" сывается число, равное сумме трех слагаемых: 0110 - число на входах А сумматора 5 корректирующий код); 1001 - число на входах В сумматора 5;1 - на входе переноса сумматора 5, 1-0000 полученная сумма. кодов. В регистры записывается число 0000 и на выходе 26 переноса сумматора 5 обРазуется единица пеРеноса в следующую тетраду. Если значение числа, записанного в регистрах 2, 3 и 4 меньше 1001, то на входы А сумматора поступает число 0000 и работа счетчика до значения 1001 аналогична работе в режиме двоичного счетчика. 40При работе универсального резервированного счетчика на вычитание в двоичном коде управляющие сигналы устанавливаются в соответствии с таблицей, Сигналы на шинах 19 и 20 от крывают третьи каналы коммутаторов 7 и 8. Элемент И-ИЕ 12 выключен. Допускаем, что в регистрах 2, 3 и 4 записано число 1101, тогда на выходе сумматора 5 устанавливается число, равное сумме трех слагаемых:.1111 на Выходах А сумматора 5 от первого коммутатора, 1101 - на выходах В сумматора 5 - число, записанное в регист . рах 23 и 4, 0 - на входе переноса сумматора 5 1-1100 код, который по тактовому импульсу на шине 17 заносится в регистры 2, 3 и 4. Значение счетчика уменьшилось на 1, что соответ ствует работе счетчика на вычитание. С выхода переноса сумматора в следую- бО щую тетраду посылается единица иере- носа.При вычитании двоично-деоятичных чисел включается элемент .И-НЕ 12,5 от коммутатора 8; 1 - на входе переноса сумматора 5; 0010 - сумма ко-.,цов и т.д. Если значение числа, записанного в регистрах 2, 3 и 4 не равно 0000, то как и в случае двоичного вычитания на вход А сумматора 5 из ком,мутатора 7 поступает число 1111. Запись параллельного кода происходит в соответствии с таблицей.Сигналы на шинах 19 и 20 открывают четвертые каналы коммутаторов 7 и 8. Через коммутатор 7 на входы А сумматора 5 поступает входной код, На входы В сумматора 5 от коммутатора 8 поступает код 0000. На шину 18 по,дается уровень логического нуля. С выхода сумматора 5 по импульсу на шине 17 в регистры 2,3 и 4 записывается код, соответствующий поданному на входы.25 четвертого канала коммутатора 7. Если код, записанный в регистры, необходимо сдвинуть, то импульсы сдвига подаются на входы регистров 2, 3 и 4 по шине 22, а управляющие сигналы устанавливаются в соответствии с таблицей. Запись последовательной информации происходит по импульсам, поступающим по шине 22, а входная информация подается на шину 24. При работе универсального резервированного счетчика в режиме как двоичного, так и двоично-десятичного счетчика на сложение и вычитание, помимо высокой надежности и достоверности содержимого, достигнутого за счет мажоритарного резервирования в каждом тактовом импульсе происходит коррекция содержимого любого иэ трех регистров при его случайном сбое. Это достигнуто благодаря логической обратной связи по цепи. блок мажоритарных элементов 1, второй и третий каналы коммутатора 8, входы В сумматора 5. Введение логичес ких элементов И(и-НЕ/ИЛИ, трех элементов запрета й двух четырехканальных коммутаторов существенно расширяет функциональные возможности универсального резервированного счетчика, дает возможность испольэовать его как многофункциональное устройство с высокой надежностью и достовер. ностью хранимой информации.801252 Режим работы 19 20 23 21 18 24 Примечание Двоичный счетчикна сложение По тактам 1 0 1 О 1 х на выходе элемента 13Двоично-десятичный счетчик насложение 1 0 1 1 1 х То же Двоичный счетчик на вычитание 0 1 1 О 0 х Двоично-десятичный счетчик навычитание О 1 1 1 О х -ффЗапись параллельного кода 1 1 1 х О х Сдвиг записан-.ного параллельного кода х х О х х О По тактам на шине 22Запись последовательного кода(сдвиговой регистр) х х 0 х х Вход- То женой код Формула изобретенияСчетчик, содержащий блок мажори; тарных элементов, первый, второй итретий регистры и сувааатор, выходы которого соединены с входами регистров, выходы которых соединены с входами блока мажоритарных элементов, 45 о т л и ч а ю щ и й с я тем, что, с целью обеспечения реверсивного счета в двоичном и десятичном кодах, в негр введены элементы И,И-НЕ, ИЛИ первый, второй и третий элементы за прета и первый и второй коммутаторы, выходы которых соединены со входами суьватора, вход переноса которогосоединен с выходом первого элемента запрета, первый и второй управляющие входы коммутаторов соединены с выходами соответственно второго и третьего элементов запрета, входы второго и третьего разрядов второго канала первого коммутатора соединены е выходом элемента И, входы второго и вО третьего разрядов третьего канала первого коммутатора соединены с выходом элемента И-НЕ, с общей шиной соединены входы всех разрядов первого канала первого коммутатора, вхо ды первого и четвертого разрядов второго канала первого коммутатора, атакже входы всех разрядов первогои четвертого каналов второго коммутатора, с шиной питания соединенывкоды первого и четвертого разрядовтретьего канала пврвого коммутатора,входы всех разрядов второго и третьего каналов второго коммутатора соединены с выходами блока мажоритарныхэлементов, выход элемента ИЛИ соединен с тактовыми входавщ регистровпервые входы элемента ИЛИ, первого,второго и третьего элементов запретасоединены с входом сброса счетчика,а вторые входы элемента ИЛИ, первого,второго и третьего элементов запретасоединены соответственно с шинамизаписи и первой, второй и третьей управляющими шинами, четвертая управляющая шина соединена с первыми входами элементов И и ИНЕ, остальныевходы которых соединены с выходамиблока мажоритарных элементов, а пятая, шестая и седьмая управляющиешины соединены соответственно с первыми, вторыми и третьими управляющими входами регистров.801252 10 Источники информации,принятые во внимание при экспертиза 1. Авторское свидетельство СССР Р 429536, кл. Н 03 К 23/00, 192.Составитель О. СкворцовО 1сц е аказ Тираж 999 . ПодпиГосударственного комитета СССелам изобретений и открытийМосква, ЖРаушская наб.ППП Патент , г. Ужгород ул о/5 ф Проектная ВНИИПИ по д 113035