Делитель частоты следованияимпульсов c автоматически изменяющимсякоэффициентом деления

Союз Советскии Социалистических республикОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ВТИЛЬСТВУ 801253(23) Приоритет -Н 03 К 23/00 Государственный комитет СССР по делам изобретений и открытийОпубликовано 300181. Бюллетень Но 4 Дата опубликования описания 010281,4(088,8) А. А. ШайковЮЗ,:.Институт технической кибернетики АН БелоруоакОй ССР;,(72) Автор изобретения(71) Заявитель54 ) ДЕЛИТЕЛЪ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВС АВТОМАТИЧЕСКИ ИЭМЕНЯЮЩИМСЯ КОЭФФИЦИЕНТОМДЕЛЕНИЯ Изобретение относится к импульсной технике и автоматике и может быть использовано в управляющих устройствах чертежно-графических автоматов, в частности для разгона и торможения шаговых двигателей.Известен делитель частоты следования импульсов с автоматически изменяющимся коэффициентом деления, содержащий двоичный делитель частоты, блок записи параллельного кода, реверсивный счетчик импульсов, дешифратор и два элемента И (13.Недостатком данного устройства является невозможность его применения 1 с для схем управления шаговыми двигателями при отработке последними количества шагов не кратных удвоенному значению максимального числа в ре" версивном счетчике, например в чер тежно-графических автоматах.Наиболее близок к изобретению по технической сущности делитель частоты с автоматически изменяющимся коэффициентом деления, содержащий двоичный делитель частоты, блок записи параллельного кода, реверсивный счет" чик импульсов, вычитающий счетчик импульсов, два элемента И, блок сравнения, дешифратор, коммутатор с ЗО двумя триггерами и двумя элементами И и кодовую шину, при этом выходы двух элементов И подключены к соот-, ветствующим входам реверсивного счетчика импульсов, первый выход ко" торого (импульс переполнения реверсивного счетчика) подключен к четвертому входу коммутатора, а второй выход - к первому входу блока сравнению и через первый вход блока записи параллельного кода - к первому входу двоичного делителя частоты, второй вход которого подключен к входной шине, а выход - ко второму входу блока записи параллельного кода, к первым входам двух элементов И и к пер" вому входу вычитакщего счетчика импульсов, второй вход которого подключен к кодовой шине, а выход - ко второму входу блока сравнения и через дешифратор - ко второму входу коюу" татора, первый вход которого подключен к входной шине, третий вход - к выходу блока сравнения, а выходы - ко вторым входам элементов И 23.Недостаток данного устройства заключается в том, что изменение частогы на его выходе, соответствующее участкам увеличения и уменьшения частоты, происходит только по линейномузакону, монотонно увеличиваясь и счетчика 3 в двоичный делитель 1,. уменьшаясь, Устройство не может Функ- поступает на вход счетчика 4 и через ционировать при занесении в вычитаю- элемент 5 поступает на суммирующий щий счетчик нечетного двоичного кода, вход счетчика 3. Частота Рщ,на выходе по абсолютной величине меньшего уд- двоичного делителя 1 остается постоянсенного значения максимального коданой до тех пор, пока не заполнятся еверсивного счетчика импульсов. Кроме 1 К разряды счетчика 3, С приходом того, в данном делителе частоты вход- следующего импульса на "+" вход ная частота максимально может быть по К разряды счетчика 3 установятся делена на число, равное максималь- в "0", а (К+1) разряд - в "1" и в реному коду реверсивного счетчика, т.е. 1 О зультате увеличится частота Г ц,кократному числу в двоичной системе ис- торая останется постоянной до слечисления, Это ограничивает .сФеРУ при- дующего импульса переполнения 1 К менения такого делителя частоты. разрядов счетчика 3. Таким образомцель изобретения - расширение Функ- частота Гцбудет ступенчато возрасциональных возможностей. тать по мере увеличения кода и счетПоставленная цель достигается тем, 15 чике 3 и установится максимальной что в делитель частоты следования им- при равенстве значений кода в счет- пульсов с автоматически изменяющимся чике 3 и числа в дешифраторе 14. коэффициентом деления, содержащий Если значение кода в счетчике 4 двоичный делитель частоты, первый больше удвоенного значения числа н вход которого подключен к входной шинев дешифраторе 14, то сигнал с его выи первому входу коммутатора, второй хода после достижения равенства кода вход - к ныходу блока записи парал- счетчика 3 и числа н дешифраторе 14 лельного кода, а выход - к первым вхо устанавливает триггер 11 в единичное дам элементов И, входу блока записи состояние и снимает тем самым разрепараллельного кода и входу вычитаю- р шающий потенциал с нулевого выхода щего счетчика импульсов, разрядные триггера 11 на вход элемента 5, завходы которого подключены к кодовой прещая прохождение импульсов на сумшине, а выход - к входу дешифратора мирующий вход счетчика 3. С этого нуля и первому входу блока сравне- момента установившаяся максимальная ния, второй вход которого соединен частота импульсов Г цс выхода двос разрядными выходами реверсивного ичного делителя 1 сохраняется до счетчика импульсов, а выход - со тех пор, пока код счетчика 4 не сраввторым входом коммутатора, третий няется с кодом н счетчике 3, После вход которого подключен к выходу де- сравнения кодов блок 7 выдает разрешифратора нуля, а выходы коммутато- шающий потенциал на элемент 12, имра - ко вторым входам элементов И, З пульс с выхода которого устанавливает выходы которых соединены со входами триггеры 10 и 11 в единичное состоя- реверсивного счетчика импульсов, вве- ние, в результате чего с единичного .ден дешифратор максимального кода, выхода триггера 10 поступает разревход которого соединен со вторым шающий потенциал на элемент б. Имвходом блока сравнения, а выход - с 4 О пульсы с выхода двоичного делителя 1 четвертым входом коммутатора, при через элемент б начинают поступать на этом выходы старших разрядов ревер- вычитакнций вход счетчика 3 и уменьсивного счетчика импульсов соединены шать в нем значение кода, что привос разрядными входами блока записи дит соответственно к ступенчатому параллельного кода, а установочный 4 снижению выходной частоты Г ,дделивход первого разряда - с входом пер- теля.ного разряда вычитающего счетчика им- Когдакод в счетчике 4 станетпульсон. равным нулю, дешифратор 8 подастНа чертеже представлено устройст- разрешающий потенциал на элемент 13во, структурная электрическая схема. О для прохождения импульсов Гщ на сбросСхема содержит двоичный делитель 1 триггеров 10 и 11 в нулевое частоты, блок 2 записи параллельного состояние и возвращения делитекода, реверсивный счетчик 3 импульсов ля частоты в исходное состояние.цлявьитающий счетчик 4 импульсов эле- , выполнения следующего цикла работымс 4 нты 5 и б И, блок 7 сравнения, де- устройства подается новый код по шишифратор 8 нуля, коммутатор 9, тРиг- ф не 15 в счетчик 4 и одновременно знагеры 10 и 11 коммутатора, элементы 12 чение первого разряда этого кода наи 13 И коммутатора, дешифратор 14 установочный вход первого разряда максимального кода, кодовая шина 15. счетчика 3, что всегда создает четДелитель частоты следования ии". ную разность между кодами в счетчипульсов работает следующим образом, фО ках 4 и 3 для выполнения условияИмпульсы с частотой Гн поступают сравнения кодов в блоке 7. на вход двоичного делителя 1. Импульс Если значение кода в счетчике 4переполнения с выхода двоичного дели- меньше удвоенного значения числателя 1 через блок 2 переписывает в дешифраторе 14, то частота импрямой код старших (1+1) в Разрядов я пульсов ГЕыс выхода двоичного делителя 1 увеличивается до такой величины, пока увеличивающееся значение кода счетчика 3 не станет равным уменьшающемуся значению кода счетчика 4. После сравнения кодов блок 7 рыдает разрешающий потенциал на элемент 12 для прохождения импульса входной частоты Гвк на установку триггеров 10 и 11 в единичное состояние. Разрешающий потенциал с нулевого выхода триггера 11 снимается с элемен-та 5, а разрешающий потенциал с единичного выхода триггера 10 подается на элемент 6, С этого момента счетчик 3 начинает работать на уменьшение кода в нем, тем самым ступенчато уменьшая частоту импульсов Генс выхоь 1 да двоичного делителя 1.Цикл работы делителя частоты заканчивается аналогично описанному выше при появлении нулевого значення кода в счетчике 4. 26Частота на выходе двоичного делителя 1 равна во всех случаяхг вхВьх = 2 РР. 1 фгде в - общее число разрядов счетчика 3;К - число младших 1 К разрядов счетчика 3М - число в старших (К+1)еразрядах счетчика 3.30 Данный делитель частоты следования импульсов с автоматически изменяющимся коэффициентом деления обеспечивает функционирование как с четными, так и нечетными кодами деление входной частоты на произвольное целое число в пределах разрядности реверсивного счетчика не только по линейному, но и по ступенчатому закону на участках увеличения и уменьшения выходной частоты. формула изобретения Делитель частоты следования импульсов с автоматически изменяющимсякоэффициентом деления, содержащий двоичный делитель частоты, первый входкоторого подключен к входной шине ипервому входу коммутатора, второйвход - к выходу блока записи параллельного кода, а выход - к первымвходам элементов И, входу блока записи параллельного кода и входу вычитающего счетчика импульсов, разрядные входы котороко подключены к кодовой шине, а выход - к входу дешифратора нуля и первому входу блока сравнения, второй вход которого соединенс разрядными выходами реверсивногосчетчика импульсов, а выход - со вторым входом коммутатора, третий входкоторого подключен к выходу дешифратора нуля, а выходы коммутатора - ковторым входам элементов И, выходы которых соединены со входами реверсивного счетчика импульсов, о т л и ч аю щ и й с я тем, что, с целью расширения функциональных возможностей,него введен дешифратор максимального кода, вход которого соединен совторым входом блока сравнения, а выход - с четвертью входом коммутатора,при этом выходы старших разрядовреверсивного счетчика импульсов соединены с разрядными входами блока записи параллельного кода, а установочный вход первого разряда - с входомпервого разряда вычитающего счетчикаимпульсов.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 451199, кл. Н 03 К 23/00, 19.01.72.2. Авторское свидетельство СССРМ 552704, кл. Н 03 К 23/00, 24.02.76.Составитель О. КружилинаРе акто А. Пчолинская Тех ,Ж.Кастелевич Ко екто Н СтецПодписноеЗаказ 10456/78 Тираж 999 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035 москва, Ж, Раушская наб., д. 4 5 Филиал ППП Патент , г. Ужгород, ул. Проектная, 4