Устройство для оценки достоверностиприема сигналов

Союз Советских Социалистических Республик(22) Заявлено 1304,79 (21) 2752839/18-24с присоединением заявки Нов(51)М. Кл.з 6 08 С 25/00Н 04 (. 3/14 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 30,0181(72) Автор изобретения Б. М. Коротун 1 Заявите 541 УСТРОЙСТВО ДЛЯ ОЦЕНКИ ДОСТОВЕРНОСТ ПРИЕМА СИГНАЛОВи моныхцифро это- ЗО Изобретение относится к технике передачи цифровой информациижет быть использовано в различсистемах передачи и обработкиРвой информации для количественной оценки ее текущей достоверности.Известно устройство, предназначенное для количественной оценки достоверности приема цифровой и аналоговой информации, содержащее приемный блок, синхронизатор, аналого-цифровой преобразователь, демодулятор, дешифратор, коммутатор и датчик достоверности. Оно эффективно приоценке достоверности приема измери тельного сигнала многоканальной системы передачи данных, несущего как аналоговую,так и цифровую информацию в едином потоке 1 .Однако устройство измеряет толь ко групповую (осредненную текущую) достоверность, так как понятие символьной достоверности для аналоговой информации не определено. Устройство может использоваться для измерения достоверности приема и чисто цифрового потока данных, однако формируемые при этом групповые оценки достоверности не отражают тонкую структуру мешающих факторов и по му уступают по точности символьным оценкам, которые являются предпочтительными для цифровой информации. Кроме того, устройство, работая по высокочастотному сигналу, не учитывает влияния на достоверность приема взаимной нестабильности шкал приемника и передатчика,так как последняя проявляетсяна видеочастоте.указанный фактор также отрицательно сказывается на точности измерения достоверности.Из известных устройств наиболее близким по технической сущности и функциональному назначению к предлагаемому является устройство, предназначенное для посимвольной количественной оценки достоверности приема многопозиционного частотно-манипули" рованного сигнала и содержащее частотный детектор и синхронизатор, выходы которых соединены с сигнальным и хронирующим входами аналогоцифрового преобразователя (АЦП) выходы младших разрядов АЦП через блок формирования сигналов модулей отклонений подключены ко входам дешифратора отклонений и измерителей уровня флуктуаций и математического ожидания отклонений, выходы измерителей уровня флуктуаций и математического ожидания отклонений соединены соответственно с сигнальными и Управляющими входами корректора оценки уровня флуктуаций, выходы которого через двухкоординатный дешифратор, соединенный второй группой своих входов с выходами дешифратора отклонений, подключены ко входам пре.образователя номера шины в код. В этом устройстве используется АЦП со шкалой преобразуемых напряжений, в п.4 и раз (где и - позиционность ко- о да) превышающей нормальную шкалу напряжений передаваемого кода на его входе (т. е. шкалу напряжейий при отсутствии помех). Число разрядов АЦП К выбрано существенно превышающим (в+ 2) где в - минимально допустимоеф% число разрядов АЦП - такое, что 2 =и. В этом случае в старших разрядов К- разрядного слова, формируемого АЦП, определяют позицию, принимаемую в ка О честве решения, а оставшиеся младшие разряды характеризуют отклонение принятой реализации от указанной позиции. Именно эти младшие разряды используются для формирования оценок достоверности, поступая параллельно на измерители уровня флуктуаций и математического ожидания отклонений и дешифратор отклонений (2.Поскольку на входы обоих измерите,лей поступают одни и те же коды, то вычисление математического ожидания отклонений и уровня флуктуаций производится относительно одного и того же начала отсчета, которым в устройстве является нижняя граница позиционного интервала, при этом уровень флуктуаций по существу представляет собой второй нецентральный момент распределения кодов АЦП в позиционном интервале. Использование в качест ве показателя уровня флуктуаций второго нецентрального момента ведет . к определенным издержкам.С использованием для оценки уровн флуктуаций второго нецентрального мо 45 мента связан и второй недостаток иц"вестного устройства, Выходные коды и", мерителя уровня флуктуаций имеют за счет операции возведения в квадрат оцень большой динамический диапазон, ,9 Использование для индивидуальной обработки в корректоре оценки уровня флуктуаций.и далее в двухкоординатном дешифраторе всех кодов, возможных на выходе измерителя, привело бы к чрезвычайной сложности и громоздкости этих устройств. Поэтому выходные коды измерителя предварительно объединяют в группы и каждой группе ставят в соответствие код, соответствующий, например, среднему ко ду группы. Он и подается на дальнейшую обработку. Такая вынужденная ступенчатая аппроксимация выходных кодов измерителя уровней флуктуаций снижает в конечном счете точность оценок достоверности, формируемых известным устройством. Совместное преобразование оценок уровней флуктуаций и математических ожиданий отклонений является нелинейной операцией, и осуществление этого преобразования с помощью корректора оценок уровней флуктуаций целесообразно до: тех пор, пока число различных кодов, подаваемых на сигнальные и управляюцие входы корректора, невелико. При ,повышении точности оценок достоверности число таких кодов растет, корректор резко усложняется и коррекция,как принцип указанного выше сов-, местного преобразования, утрачивает свою эффективность.Цель изобретения - упрощение устройства и повышение точности формируемых им оценок достоверности.Указанная цель достигается тем, что в известное устройство для оценки достоверности приема сигналов, содержащее частотный детектор, выход которого соединен с сигнальным входом аналого-цифрового преобразователя, хронизирующий вход которого соединен с выходом синхронизатора, выходы младших разрядов аналого-цифрового преобразователя соединеныс соответствующими входами блока формирования модулей сигналов отклонений, выходы которого соединены с соответствующими входами дешифратора сигналов отклонений и блока вычисления математического ожидания сигналов отклонений, выходы дешифратора сигналов отклонений соединеныс первыми входами первого двухкоординатного дешифратора, выходы которогосоединены со входами формирователя кода адреса, введены элемент равнозначности, блок кодирования, параллельный сумматор и второй двухкоординатный дешифратор, выходы блока формирования модулейсигналов отклонений соединены с соответствующими входами элемента равнозначности, выходы которого через блок кодирования соединены со входами параллельного сумматора, выходы параллельногосумматора соединены с первыми входами второго двухкоординатного дешифратора, вторые входы которого соединены с выходами блока вычисления математического ожидания сигналов отклонений, а выходы - со вторыми входами первого двухкоординатного дешифратора.На фиг. 1 показана функциональная блок.-схема устройства; на фиг. 2 пример размещения кодов АЦП в позиционном интервале для случая использования четырехпозиционного кода ишестиразрядного АЦП,Устройство содержит частотный детектор 1, синхронизатор 2, аналогоцифровОй преобразователь 3 (АЦП),блок 4 формирования модулей сигналовФормула изобретения Устройство для оценки достоверности приема сигналов, содержащее частотный детектор, выход которого соединен с сигнальным входом ана лого-циФрового преобразователя, ониотклонений, дешифратор 5 сигналовотклонений, блок б вычисления математического ожидания сигналов отклонений, элемент 7 равнозначности,блок 8 кодирования, параллельныйсумматор 9, первый 10 и второй 11двухкоординатные дешифраторы, формирователь 12 кода адреса.Сущность изобретения состоит виспользовании в качестве показателя уровня флуктуаций среднеквадра:тического отклонения принимаемых ре,ализаций от номинальных уровней позиций, а не от нижних границ позиционных интервалов, как это сделанов известном устройстве. Первый и второй разряды кода АЦП (фиг. 2) апре-15деляют номера позиций, к которым относятся принимаемые реализации,а млад-.Шие разряды (с третьего по шестой)отклонения принимаемых реализацийот номинальных уровней позиций. Третий разряд реализаций показываетзнак отклонения принятой реализацииот номинального уровня позиции, аразряды с четвертого по шестой - еговеличину. Поскольку при вычислениисреднего квадрата знак отклоненийзначения не имеет, то расположениекодов четвертого и шестого разрядовотносительно номинального уровня позиции целесообразно симметризовать.Для этого достаточно инвертироватьэти разряды кодов, имеющих в третьемразряде ноль, что геометрически означает свертку четвертых, пятых и шестых разрядов относительно линии номинального Уровня позиции. После про- З 5ведения такой свертки четвертый,пятые и шестой разряды могут использоваться для вычисления среднеквадратического отклонения; причем принормальном приеме эти разряды выражают числа близкие к нулю.Последнее позволяет резко сократить разрядность всех узлбв, вычисляющих и использующих среднеквадратические отклонения, упростив тем самым устройство в целом. Кроме того, сокращается динамический диапазон кодов, выражающих среднеквадратические отклонения, что позволяетиспольэовать их без предварительнойгруппировки и повысить этим точность. фОформируемых оценок достоверности.Устройство работает следующимобразом,Амплитуды видеоимпульсов с выхода частотного детектора 1 (фиг. 1)преобразуются с помощью АЦП 3 в цифровую форму. Младшие разряды резуль"таты преобразования отдельного символа, характеризующие отклонениеего амплитуды от номинального уровня позиции, поступают на входы блока 4 формирования модулей сигналовотКлонений, выходные сигналы которого в виде параллельных кодов служат исходными для дешифратора 5,блока б и элемента 7. Причем, если в дешифраторе 5 и блоке б обрабатываются все разряды кодов,.поступающие с блока 4, то в элементе 7 равнозначности обрабатываются все разряды этих кодов, за исключением старшего, который управляет процедурой свертки таким образом, что остальные разряды коды проходят через элемент 7 без изменений, если старший разряд равен "1", и инвертируются в против" ном случае. Блок 8 кодирования служит для введения двоичных чисел с вы" хода элемента 7 в параллельный сумматор 9 в виде квадратов этих чисел (т. е. осуществляет перекодировку, например, кода 011+3 в код 10019).Длительность цикла вычисления Математического ожидания отклонений и среднеквадратического отклонения вы 5 ирают такимчтобы в течение него обрабатывалось число кодов АЦП, равное такой-либо )-ой степени двух. Это позволяет осуществлять операцию деления отбрасыванием младших раз- рядов накопленных чисел. С помощью двухкоординатных дешифраторов 10 и 11 производится формирование каждой отдельной оценки достоВерности как функции трех переменных (среднеквадратического отклонения,. математического ожидания и текущей реализации) в соответствии с теоретически найденным для используемого вида детектирования,.в частности, для частотного детектирования алгоритмом. Формирователь 12 преобразует оценки достоверности, представленные на выходе двухкоординатного дешифрагора 10 в виде номеров выходных шин, в двоичные числа, т. е. формирует код адреса, придавая им содержательность в абсолютной шкале достоверностейСинхронная работа устройства для оценки достоверности обеспечи вается синхронизатором 2. Реализация предлагаемого устройства не вызывает затруднений. Использование в качестве характеристики флуктуаций среднеквадратического отклонения принимаемых реализаций от номинальных уровней позиций позволяет упростить устройство и повысить точность формирования им оценок достоверности. Указанный положительный эффект обусловлен возможностью значительного сокращения разрядности -; всех узлов устройства, Формирующих и преобразующих коды, характеризующие уровень флуктуации.зирующий вход которого соединен с выходбм синхронизатора, выходы младших разрядов аналого-цифрового преобразователя соединены с соответствующими входами блока формирования модулей сигналов отклонений, выходы которого соединены с соответствующими входами дешифратора сигналов отклонений и блока вычисления математического ожидания сигналов отклонений, выходы дешифратора сигналов отклонений соединены с первыми входами первого двухкоординатного дешифратора, выходы которого соединены со входами формирователякода адреса, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения точности устройства, в него введены элементы равнозначности, блок кодирования, параллельный сумматор и второй двухкоординатный дешифратор, выходы блока формирования модулей сигналов отклонений соединеныс соответствующими входами элементаравнозначноСти, выходы которого через блок кодирования соединены совходами параллельного сумматора, вы-ходы параллельного сумматора соединены с первыми входами второго двухкоординатного дешифратора, вторыевходы которого соединены с выходамиблока вычисления математического ожи дания сигналов отклонений, а выходысо вторыми входами первого двухкоординатного дешифратора.Источники информации,принятые во внимание при экспертизе 1 1. Авторское свидетельство СССРР 520718, кл. Н 04 . 11/08, 1975.2. Авторское свидетельство СССРР 57 бб 73, кл. Н 0411/08, 1976801031 у р гр У 9 Ко7 0д в о О Р-т= Ф Фиг. 2 Составитель Н. БочароРедактор Е. Лушникова ТехредМ. Голинка орректор Г. Назаро аж 702нного коений и оаушская аказ дписное 113 лиал ППП "Патент",жгород, ул. Проектная, 4 434/б 7 Ти ВНИИПИ Государствпо делам иэобре 35, Москва, Ж,тета СССРрытийаб., д. 4/5 ныо