Устройство для оценки достоверности приема дискретных сигналов

пвЮентно твин б. блнотека т,1 г. Л Союз СоветскихСоциалистическихРеспублик АВТОРСКОМУ СВИДЕТЕЛЬСТВУ/18(22) Заявлено 03,05,78(2 с присоединением заявки нв сударстванный крмите СССР с делам изобретений и аткрмтнй(71) Заявител Я ОБЕНКИ ДОСТОВЕРНОСТИ ПРИЕМАКРЕТНЫХ СИГНАЛОВ 4) УСТРОЙСТВО ДИзобретение относится к электросвязи и может использоваться для оценки качества канала по информации сигналам.Известно устройство для оценки дос 5 товерности приема дискретных сигналов, содержащее блок автоматической регулировки усиления и поспедовательно со- . единенные счетчик ошибок, мультиплексор, обратный функциональный преобразователь,10 демультиплексор, первый блок памяти и сумматор, второй вход которого через второй блок памяти соединен с вторым выходом демультиплексора,а также блок индикации, блок сравнения и блок управления, соответствующие выходы которого подключены к управляющим входам мультиплексора, демультиплексора, первого и второго блоков памяти и первого и второго элементов И, причем на первый вход , блока управления подан сигнал тактовой частоты, а на его второй вход, объединенный с управляющим входом счетчика ошибок, подан сигнал пуска (Ц . 2Однако такое устройство отличается сложностью, воэрастаюшей с увеличением степени полинома, аппроксимирующего зависимость аргумента сложной функции от соотношения сигнал/шум.Цель, изобретения-упрощение устройства путем исключения блоков формирования аппроксимирующего полинома без сни- жения точности оценки.Это достигается тем, что в известное устройство для оценки достоверности приема дискретных сигналов введены формирователь весового коэффициента, блок вычитания, формирователь порогов дискриминации сигналов, переключатель и дополнительный сумматор, при этом выход блока автоматической регулировки усиления через последовательно соединенн 1 ьте формирователь весового коэффициента, блок вычитания, второй вход которого соединен с выходом формирователя порогов дискриминации сигналов, второй злемент И, переключатель и дополнительный сумматор, подключен к второму входу мульти3 . 7469плексора, выход которого подключен к первому входу блока индикации, второй входкоторого соединен с третьим входом блока управления и выходом блокасравнения, первый, второй и третий входы которого соединены соот 5ветственно с выходом обратного функционального преобразователя, выходом сумма.тора и управляющим входом первого элемента И, выход которого подключен квторому входу дополнительного сумматора, третий. вход которого объединен .: свторым входом блока управления, первыйвход которого объединен с тактовыми входами формирователя порогов дискриминации сигналов, первого элемента И и переключателя, выход которого подключен ксигнальному входу счетчика ошибок.На чертеже, приведена структурная алектрическая схема предлагаемого устройства,Устройство для оценки достоверностиприема дискретных сигналов содержитблок 1 автоматической регулировки усиления (АРУ), формирователь 2 весового 25коэффициента, блок 3 вычитания,первый и второй элементы И 4 и 5, пере-ключатель 6, счетчик 7 ошибок, сумматор8, мультиплексор 9, обратный .функциснальный преобразователь 10, демультиплексор 11, первый и второй блоки 12и 13 памяти, формирователь 14 пороговдискриминации сигналов, блок 15 индикации, блок 16 сравнения, сумматор 17,блок 18 управления, иа первый вход 19 з 5которого подан сигнал тактовой частоты,а наего второй вход 20, объединенный суправляющим входом счетчика 7, подансигнал пуска. Вход блока 1 АРУ является входом устройства. 40 Устройство работает следующим образомаСигналом фПуск" счетчик 7 ошибок, сумматор 8 и блок 18 управления, устанавливаются в исходное состояние. На-, чиная с этого момента, блок 18 управления разрешает прохождение сигналов;через элемент И 5. Входной сигнал поступает на блок 1 АРУ, который стандар тизует его по уровню. По этому стандартизированному сигналу формирователь 2, используя тактовую частоту, вырабатывает на длине каждой посьааи сигнал, величина которого пропорциональна либо55 площади посылки при интегральном приеме, либо амплитуде сигнала при приеме методом короткого контакта, На выходе формирователя 2 имеется положительный сиг 50 4нал. Таким образом, сформированный сигнал, пропорциональный весовому коэффициенту посылки, сравнивается в блоке Зф вычитания с двумя сигналами, пропорциональными двум порогам дискриминации сигнала, которые хранятся в формировате ле 14. При этом, .если первый порог дисдискриминации принимается равным некоторой величине У , то второй порог дискриминации принимается .равным д (2-д Если какой либо порог дискриминации превышает величину весового коэффи- циента посылки, то блок 3 вычитания фоформирует сигнал ошибки, который через элемент И 5 и переключатель 6 поступает либо на счетный вход счетчика 7, либо на первый вход сумматора 8. Счет ошибок проводится на всем объеме выборки, задаваемом блоком 18 управления, Когда объем выборки будет исчерпан, блок 18 управления запрещает прохождение сигналов через элемент И 8. В начальный момент после окончания Счета ошибок на вход обратного функционального поеобразователя 10 поступает через мультиплексор 9 значение функции, сформированное на счетчике 7. По этому значению функции на выходе обратного функционального преобразователя 10 формируется значение аргумента, которое запоминается в пэрвом блоке 12 памяти.Импульс, разрешающий запись в блок 12 памяти, формируется блоком 18 управления, После этого мультиплексор 9 по сигналу с блока 18 управления переключает ся в другое состояние, в котором на вход обратного функционального преобразователя 10 коммутируется сигнал, хранимый в сумматоре 8. По этому сигналу обратный функциональный преобразователь 10 формирует второе значение аргумента, которое записывается по разрешающему сигналу с блока 18 управления на второй блок 13 памяти. Сигналыхранимые в блоках 12 и 13 памяти, суммируются в сумматоре 17, после чего сумма поступает на блок 16 сравнения.После этого по сигналу с блока 18 уп управления разрешается прохождение импульсов через элемент И 4 на второй вход сумматора 4, которые последовательно уменьшают значение числа, хранимс- го в нем. В соответствии . с этим изменяется значение аргумента на выходе об ратного функционального преобразователя 10, Этот процесс продолжается до тех пор, пока не сравняется значение аргументов на выходе сумматора 17 и обратного функционального преобразователя 10.При сравнении значений аргументов на выходе блока 16 сравнения появляется сигнал, который разрешает запись значения функции на блок 15 индикации, и по 5 ступая на блок 18 управления, устанавливает устройство в исходное состояние.Зафиксированное на блоке 15 индикации число и является оценкой достоверности приема дискретных сигналов, характери О зуемой частотностью появления ошибок.Предлагаемое устройство позволяет значительно сократить габариты, повысить надежность и увеличить степень оценки достоверности приема дискретных сигналов по сравнению с известным. Формула изобретениягоУстройство для оценки достоверности приема дискретных сигналов, содержащее блок автоматической регулировки усиления и последовательно соединенные счет. чик ошибок, мультиплексор, обратный функ-г 1 циональный преобразователь, демультиплексор, первый блок памяти и сумматор, второй вход которого через второй блок памяти соединен с вторым выходом демультиплексора, а также блок индикации, блок зо . сравнения и блок управления, соответствующие выходы которого подключены к управляющим входам мультиплексора, демультиплексора, первого и второго блоов памяти и первого и второго элемен- у ,тов И, причем на первый вход блока управления подан сигнал тактовой частоты, а на его второй вход, объединенный с управляющим входом счетчика ошибок, подан сигналпуска, отличающееся 4 о 50 6тем, что, с целью упрощения устройства,путем исключения блоков формированияаппроксимирующего полинома без снижения точности оценки, введены формирователь весового коэффициента, блок вычита"ния, формирователь порогов дискриминациисигйалов, переключатель и дополнительный сумматор, при этом выход блока автоматической регулировки усиления черезпоследовательно соединенные формирователь весового коэффициента, блок вычитания, второй вход которого соединен свыходом формирователя порогов дискриминации сигналов, второй элемент И, переключатель и дополнительный сумматорподключен к второму входу мультиплексора, выход которого подключен к первому входу блока индикации, второй входкоторого соединен с третьим входом блока управления и выходом блока сравнения,первый;второй и третий входы которогосоединены соответственно с выходом обратного функционального преобразователя, выходом сумматора и управляющим.входом первого элемента И, выход. которого подключен к второму входу дополнительного сумматора, третий вход которогообъединен с вторым входом блока управления, первый вход которого объединенс тактовыми входами формирователя порогов дискриминации сигналов, первогоэлемента И и переключателя, выход котс.рого подключен к сигнальному входу счетчика ошибок. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР по заявке 2426910/18-09,кл, Н 04 В 3/46, 07.12.76,746950 ректор В. Бутяг Заказ 39 76/84 Тираж 729 ИИПИ Государстввиного комитета по делам изобретений и отйрыти 3035, Москва, Ж, Раущская одписн б., д. 4/5 ПП фйатентф, г Ужгород, ул, Проектная,Составитель Г, Тепловедактор С. Суркова Техред М,Куэьма