Устройство для интегрирования пикообразных сигналов

пц 744629 Союз Советских Социалистнческих Республик(22) Заявлено2 Ы 378(21) 2592433/18-24с присоединением заявки Ио(23) ПриоритетОпубликовано 300680, Бюллетень 89 24 С 06 6 7/18 Государственный комитет СССР по делам изобретений и открытий(72 Авторы изобретения А. Ниязов и И.Ш, Насыров Ордена Трудового Красного Знамени институткибернетики с вычислитЕльнЫМ центроМАН Узбекской ССР(71) Заявительг 54) УСТРОЙСТВО ДЛЯ ИНТЕГРИРОВАНИЯ ПИКООВРАЗНЙХ СИГНАЛОВ Изобретение относится к автомати, ке и вычислительной технике и может быть использовано при автоматизиро-. ванной обработке информации с установок физико-химического анализа, когда исследуемые сигналы имеют вид пиков заранее известной формы, например функции Гаусса, Коши и т.д,Известно устройство для интегрирования пикообразных сигналов, содержащее следящий аналого-цифровойпреобразователь с изменяемым,коэфФициентом масштабирования, блокфиксации экстремума, преобразователькод-частота, элемент И и счетчикрезультата 11,Недостатком устройства являетсяпониженная помехоустойчивость.Уровень помех в этом устройстве не щдолжен превышаь двух уровней квантования, в противном случае указанное устройство становится помехонеустойчивым.Наиболее близко к предлагаемому 25устройство для интегрирования пикообразных сигналов, содержащее интегратор, соединенный информационнымвходом с выходом управляемого ключа,сигнальный вход которого подключен 30 к входу устройства, первому входублока определения времени интегрирования, первому входу блока определения помехи, информационному входублока памяти, входу блока Фиксацииэкстремума и первому входу компаратора соединенного вторым входомс выходом источника опорного напряжения и подключенйого выходом куправляющим входам группы ключей,сигнальные входы первого и второгоключей группы соединены с соответствующими выходами блока фиксацииэкстремума, причем выход блока памяти подключен к второму входу блока определения помехи, соединенноговходом с первым входом элемента ИЛИ,подключенного выходом к первомууправляющему входу управляемогоключа, второй управляющий вход которого соединен с выходом первогоключа группы ключей, выход второгоключа которой подключен к входууправления записью блока памяти,соединенного входом обнуления свыходом блока определения помехи 12,Недостатком такого устройства является пониженная помехоустойчивость-интегрирования последовательности пиков, обусловленная темчто блок определения помехи учитывает помехи только на"левой сторбйеинтегрируемых пиков.Цель изобретения - увеличение помехоустойчивости при интегрированиипоследовательности пиков.Для достижения указанной цели вустройстВо для интегрирования пикообразньтх сигналов, содержащее интегратор, соединенный информационнымвходом с выходом управляемого ключа,сигнальный вход которого подключенк входу устройства, первому входублока определения времени интегрирования, первому входу блока определения помехи, информационномувходу блока памяти, входу, блокафиксации экстремум и первому входукомпаратора, соединенного вторым входом с выходом исночника опорногонапряжения и подключенного выходомк управляющим входам группы ключей,сигнальные входы первого и второгоключей группы соединены с соответствующими выходами блока Фиксацииэкстремума, причем выход блока памяти подключен ко второму входу блока определения помехи, соединенного "выходом с первым входом элементаИЛИ и входом обнуления интегратора,и ко второму входу блока определения времени интегрирования, выходкбторого соединен со вторым входомэлемента ИЛИ, подключенного выходомк первомуупрдвляющему входу управляемого ключа, дополнительно введены источник опорного напряжения,компараторы, элементы ИЛИ, управляемый ключ и группа ключей, подключенных первыми управляющими входамик "сигнальному входу третьего ключаосновной группы ключей и соединенныхвторийиуправляющими входами с выходом первого дополнительного компаратора, первый вхбд которого соединен с выходом основного источника "опорного напряжения, а второй входпЬдкл 1 очен к первому выходу второгодополнительного компаратора, соединенного вторым выходом с управляющим входом дополнительного управляе-,мбго ключа, первым входом - с" выходом дополнительного блока памяти,а вторым входом - с выходом первогоключа дополнительной группы ключей,подключенного сигнальным входомк Входу устройства, причем выходвторого ключа дополнительной группыключей, соединенного сигнальнымвходом с выходом первого ключа ос-.новной группы ключей, подключен к .второму управляющему входу основного управляемого ключа, входууправления записью основного блока памяти й входу обнуления дополнительногоблока памяти, соединенного информационным входом с входом устройства "йподключенного входом управления записью к выходу первого дополнительного элемента ИЛИ, первый входкоторого соединен с выходом дополнительного управляемого ключа,подключенного сигнальным входом квыходу тРетьего ключа дополнительной группы ключей, соединенногосигнальным входом с выходом второгоключа основной группы ключей, выход третьего ключа которой соединенс сигнальными входами четвертого ипятого ключей дополнительной группыключей, причем выход четвертогоключа этой группы соединен с выходомдополнительного источника опорногонапряжения, а выход пятого ключа15 подключен к выхОду блока определениявремени интегрирования, второму входупервого дополнительного элемента ИЛИи первому входу второго дополнительного элемента ИЛИ, соединенного20 вторым входом с выходом блока определения помехи и подключенного вы-ходом к входу обнуления основногоблока памяти.На. Фиг.1 изображена блок-схемад устройства; на Фиг. 2 - временныедиаграммы работы устройства (асигнал на входе устройства, б . -сигнал на выходе основного компаратора; в - время работы интегратоРа; г - время работы дополнительнойгруппы ключей, д - моменты записиинформации в дополнительный блокпамяти),Устройство для интегрированияпикообразных сигналов содержит интегратор 1, основной управляемыйключ 2, блок 3 формирования экстремума, основной блок 4 памяти, блок5 определения помехи, блок 6 определения времени интегрирования,40 основной компаратор 7, дополнительный блок 8 памяти, основной источник 9 опорного напряжения, основную группу 10 нормальноразомкнутых ключей, дополнительную группу 11ключей, включающую в себя первый,третий, четвертый нормальноразомкнутые ключи и второй и пятый нормальнозамкнутые ключи, дополнительный источник 13 опорного напрятельный источник 13 опорного напряжения, основной элемент 14 ИЛИ, первый дополнительный элемент 15 ИЛИ,второй дополнительный элемент 16ИЛИ, дополнительный управляемыйключ 17, первый дополнительный компаратор 18 и второй дополнитель-ный компаратор 19,Устройство работает следующимобразом,В исходном состоянйи интегратор60 1, блоки 4 и 8 памяти обнулены,Управляемые ключи 2,17 разомкнуты. На выходе основного источника 9опорного напряжения, который является регулируемым, установлено на 65 пряжения порога О, равное максиб 0 65 мальному уровню помех, поступающих совместно с истинным сигналом на вход устройства, Ключи основной и дополнительной групп 10 и 11 ключей находятся в исходном состоянииНа сигнальный вход основного управляемого ключа 2 поступает входной сигнал Он, являющийся суммой истинной пикообразной функции и помехи (фиг.2,а), при превышении входным сигналом уровня порога в момент времени А (фиг.2,б) срабатывает основной компаратор 7, сигнал с его выхода замыкает ключи основной группы 10 ключей. При первом максимуме напряжения (фиг.2,а, точка В) блок 3 фиксации на своем первом выходе вырабатывает сигнал, который, пройдя через первый ключ основной группы 10 ключей и второй группы 11 ключей, замыкает основной управляемый ключ 2, записывает максимальное значение О в основнойхблок 4 памяти и обнуляет дополнительный блок 8 памяти.Интегратор 1 с момента достижения максимума (фиг.2,в) начинает интегрировать входной сигнал, с этого ке момента времени блок 5 определения помехи начинает проверку выполнения неравенства п Охгде,О - последнее запомненное значение максимума О,т в блоке 4 памяти, а блок 6 определения времени интегрирования проверяет выполнение неравенства.пО - О )где и - коэффициент, зависящий отвида функции,которым описывается пикообразныйсигнал емкости интегратора 1, частотных свойств О и т.д., причем и ( 1.Если проверяемый максимум является результатом действия помехи(фиг.2,а, точка С), то блок 5 в момент времени С вырабатывает сигнал,который обнуляет интегратор 1,черезэлемент 14 ИЛИ размыкает основнойуправляемый ключ 2 и через элемент16 ИЛИ обнуляет основной блок 4 па-,мяти. Блок 5 таким образом реагирует на все максимумы входного сигнала, являющиеся результатом действия помех на левой стороне пика.Поступление истинного пика(фиг.2,а, точка Р) устройство определяет тем, чтр в блоке 5 не выполняется условие О -О ( 0, поэтому интегрирование О в интеграторе 1еяернеманм продолжается до того момента (фиг.2,.- а, точка а, Фиг.2 а), пока блок бопределения времени интегрированияне выработает сигнал окончанияинтегрирования, который через элемент 16 ИЛИ обнуляет блок 4 памяти,5 30 15 20 25 30 35 40 45 50 55 через элемейт 15 ИЛИ подает сигнал записи значения О,(фиг.2,а, точка В)в блок 8 памяти и через элемент 14 ИЛИ размыкаетключ 2 аСигналс блока 6 поступает также на последующие устройства обработки информации (на чертежах не изображены), которые считывают значение интеграла из интегратОра 1 и затем обнуля- ют его.Этот же сигнал с блока 6 через пятый нормальнозамкнутый ключ дополнительной группы 11 ключей и через третий ключ основной группы 10 ключей, который в данный момент замкнут, поступает на первый управляющий вход дополнительной группы 11 ключей. С этого момента первый, третий, четвертый ключи этой группы замыкаются, а второй и пятый ключи размыкаются, так как подачей напряжения с выхода источника 13 через четвертый ключ дополнительной группы и третийключ основной группы на первый управляющий вход группы 11 ключей эта группа становится в режим самоблокировки.Таким образом, с этого момента времени за счет переключейия ключей 11 группы отключаются блок 4 памяти, блок 5 определения помехи, блок 6 определения времени интегрирования и управляемый ключ 2, а в работу включаются блок 8 памяти, компараторы 18, 19, управляемый ключ 17 и элемент 15 ИЛИ, которые образуют блок определения помехи на правой сторойе пика.Блок определения помехи на правой стороне пика работает следующим образом.Запомненное в блоке 8 памяти значение входного сигнала О сравни 5 вается на компараторе 19 с текущим входным сигналом О . Второй выход компаратора 19 вырабатывает скачок напряжения при О-О б, О, который замыкает управляемый ключ 17, а первый выход компаратора 19 выдает разность между напряжениями О и О только при положительном значении разности О - О ) 0Разностное напряжение с первого выхода компаратора 19 сравнивается на компараторе 18 с напряжением порога Оп источника 9, т.е. с максимальным уровнем помех, При выполнении условия(О - О, ) - О 0компаратор 18 вырабатывает сигнал, который через второй управляющий вход группы вход группы 11 ключей снимает блокировку с этой группы.После записи сигналом с блока 6 в блок памяти 8 напряжения О пОрп (фиг.2,а,д, точка й) идет сравнение этого напряжения на компараторе 19 и, так как О -О ( О, то ключ17 замкнут, Поэтому при достиженииминимума (фиг,2,а, точка 0) сигналсо второго выхода блока 3 фиксацииэкстремума, по второму выходу которого фиксируется минимумы напряжения, через второй ключ группы 10и третий ключ группы 11, управляемый ключ 17 и элемент 15 ИЛИ подает в блок 8 памяти сигнал записи,по которому н этот блок записывается значение минимума О . Наступивщий после минимума (после точки О,фиг,2,а) прирост сигнала П),-0 сравнивается с максимальным уровнемпомех О на компараторе 18. Если(О -О)-О ( О, то никаких переключений не происходит и поэтому выработанный на первом выходе блока 3сигнал максимума в момент времениК (фиг.2, а) не проходит через группу 11 ключей,При поступлении следующего минимума (момент О, фиг.2,а,д) точнотак же записывается значение О вмомент 0 на блок 8 памяти. Устройство таким образом реагирует и на .все другие минимумы, т.е. когдазапомненное значение О больше текущего (следующего) минимума. Еслиуровень запомненного минимума меньше уровня текущего минимума(фиг.2,а, точки Ч и 5), то управляемый ключ 18 разомкнут, так какО - О ) О, но (Ох - О ) - О ( О, то сигнал со- второго выхода блока 3. непроходит через ключ 17 и новоетекущее значение минимума не записывается в блок 8 памяти. При дальнейшем увеличении О компаратор 18, при выполнении условия(фиг,2,а,г, момент М) вырабатывает сигнал,.который снимает блокировку группы 11 ключей. Это означает, что начал поступать следующий пик. Ключи 11 возвращаются в исходное положение. Интегратор 1, блок 4 памяти, блоки 5 и б работают в режиме определения истинного пика и интегрирования его площади, как описано вышеЕсли входной сигнал Ох после его интйгрнрования убывает ниже уровня порога (фиг.2,а, момент А), то компаратор 7 из-за выполненияусловия О-Оп( 0 снимает свой сигнал с управляющего входа группы 10 ключей. С группы 11 ключей блокировку снимает третий ключ 10 группы возвращением в исходное, т.е. нормальноразомкнутое состояние,Таким образом, устройство для интегрирования пикообразных кривых возвращается в исходное состояние, за исключением блока 8 памяти и ключа 17. На блоке 8 памяти остается последнее запомненное значение 2 О 30 50 55 60 минимума входного сигнала, а так как О - О( О, то и управляемый ключ 17 замкнут, но это не мешает нормальной работеустройства, Первый же сигнал максимума с выхода блока 3, установив н,нуль блок 8 памяти, размыкает управляемый ключ 17.Таким образом, предложенное устройство является более помехоустойчивым чем известное, так как позволяет учитывать помехи как на левой стороне интегрируемых пиков, так и на правой их стороне. Формула изобретения Устройство для интегрирования пикообразных сигналов, содержащее интегратор, соединенный информационным входом с выходом управляемого ключа, сигнальный вход которого подключен к входу устройства, первому входу блока определения времени интегрирования, первому входу блока определения помехи, информационному входу блока памяти, входу блока фиксации экстремума и первому входу компаратора, соединенного вторым входом с выходом источника опорного напряжения и подключенного выходом к управляющим входам группы ключей, сигнальные входы первого и второго ключей группы соединены ссоответствующими выходами блока фиксации экстремума, причем выход блока памяти подключен ко второму входу блока определения помехи, соединенного выходом с первым входом элемента ИЛИ и входом обнуления интегратора, и ко второму входу блока определения времени интегрирования, выход которого соединен с вторым входом элемента ИЛИ, подключенного выходом к первому управляемому входу управляемого ключа, о т л и ч а ю щ е е с я тем, что, с целью увеличения помехоустойчивости при интегрировании последовательности пиков,в устройство дополнительно введены источник опорного напряжения, компараторы, элементы ИЛИ, управляемый ключ и группа ключей, подключенных первыми управляющими входами к сигнальному входу третьего ключа основной группы ключей и соединенных вторыми управляющими входами с выходами первого допогнительного компаратора, первый вход которого соединен с выходом основного источника опорного напряжения, анторой вход подключен к первому выходу второго дополнительного компаратора, соединенного вторым выходом с управляющим входом дополнительного управляемого ключа, первым входом - с выходом дополнительного блока памяти, а вторымвходом - с выходом первого ключа дополнительной группы744629 10 ключей, подключенного сигнальнымвходом к входу устройства, причемвыход второго ключа дополнительнойгруппы ключей, соединенного сигналь-ным входом с выходом первого ключаосновной группы ключей, подключенк второму управляющему входу основного управляемого ключа входууправления записью основного блока памяти и входу обнуления дополнительного блока памяти, соединенного информационным входом с входомустройства и подключенного входомуправления записью к выходу первогодополнительного элемента ИЛИ,первыйвход которого соединен с выходомдополнйтельного управляемого ключа,подключенного сигнальным входом квыходу третьего ключа дополнительной группы ключей, соединенного,сигнальным входом с выходом второгоключа основной группы ключей, выход третьего ключа которой соединенс сигнальными входами четвертого ипятого ключей дополнительной группыключей, причем выход четвертогоключа этой группы соединен с выходом дополнительного источникаопор-.ного напряжения, а выход пятогоключа йбдключен к выходу блока определения времени интегрирования,второму входу первого дополнительного элемента ИЛИ и первому входувторого дополнительного элемента ИЛИ,соединенного вторым входом с выходом блока определения помехи и подключенного выходом к входу обнуления основного блока памяти,15 Источники инФормации,принятые во внимайие"при экспер 1 рэе1. Авторское свидетельство СССРР 601703, кл. 6 06 6 7/18, 1976.2. Патент СшА 9 3801806,20 кл. 235-183, 1974 (прототип),ИИПИ Заказ 3818/15 раж 751 Подписно лиал ППП Патентф, Ужгород, ул, Проектная, 4